AMD Mustang met 1MB L2 cache, Tbird 256KB officieel

AMD heeft gisteren op haar jaarlijkse aandeelhoudersvergadering de L2 cache groottes van Mustang en Thunderbird bekendgemaakt. De Mustang krijgt 1Meg cache en bij de Thunderbird wordt dit geheel naar verwachting 256KB. Onderstaande quotes zijn geript uit de speech van AMD CEO Jerry Sanders en zijn vriendje Hector Ruiz:

This quarter, we will extend our leadership with two new versions of the AMD Athlon processor family that incorporate on-chip L2 cache for performance enhancement. The first version, code-named "Thunderbird," will feature 256 kilobytes of on-chip L2 cache and is targeted at the performance segment of the PC market. It will be produced in both our Texas megafab - Fab 25 - and in our new megafab in Dresden - Fab 30.

A second, reduced-cost version, featuring more on-chip cache than the competitive offering for the value segment, will also be introduced this quarter. This version, code-named "Spitfire," is being manufactured in our Texas megafab and will be marketed under the brand name "Duron."

We expect to out-perform the competitive offerings on a clock-for-clock basis while maintaining our industry-leading position on clock speeds. Today we are demonstrating computer systems powered by both the AMD Thunderbird processor running at 1 gigahertz and the AMD Duron processor running at 700 megahertz.

If today's AMD Athlon processor is a home run, these new versions are grand slams!

[...] By the final quarter of the year, we plan to introduce the ultimate AMD Athlon processors. These versions feature an enhanced core, up to one megabyte of on-chip L2 cache, unique power management features, and a few other surprises.

For the longer term, we are well along in the development of our eighth-generation processor core that will be the basis of the "Hammer" family. But that's a story for another day. Let it suffice to say that these eighth-generation processors will be x86 64-bit cores that will ultimately supercede the AMD Athlon processor in our current market segments and permit further penetration of the workstation and high-end server markets.

Het complete transcript van de speech kun je nalezen op AMD.com.

Reacties (30)

[Verwijderd]

leuk dat de mustag 1 mb cache krijgt, maar cache is duur, en dat gaan wij als consument heus wel aan 't prijskaartje.

[Verwijderd]

Daarom is dat ding ook puur voor servers bedoeld, en komt hij zo laat uit i.v.m. de 770 chupset. Ik hoop trouwens dat je ook een dubbele spitfire kan hebben (geen enkele reden dat dat niet kan maar goed). ?Ondersteunt WindowsME meerdere procs? Dat zou ik wel even willen weten eigenlijk.

[VHware]

Vipertje:

Nee, Windows ME is een consumenten OS, net als Win95/98. Het zal geen SMP ondersteunen

[VHware]

Xeon.... Tja, zelfs de K6-III op gelijke frequentie blaast die er nog uit, zoals je een tijdje geleden hebt kunnen zien

Mustang is een heel andere core, we zullen wel zien wat het verschil zal zijn tussen de Athlon en T-bird.

[JumpStart]

Even happen

</div><div class=b4>Xeon.... Tja, zelfs de K6-III op gelijke frequentie blaast die er nog uit, zoals je een tijdje geleden hebt kunnen zien </div><div class=b1>

Waar dan ?? Dan ga ik er vanuit dat je het over Xeon 500 of 550 Mhz hebt. Zullen we een Xeon 550 met 2048 Kb full speed L2 cache naast een K6-III leggen om te vergelijken ??

Even iets anders: Dus die "Duron" krijgt meer on-die cache dan concurent Celeron (II). Is het iedereen opgevallen dat er niet gezegd wordt dat ze meer L2 cache hebben dan de concurentie ? Alleen meer on die cache.

* JumpStart JumpStart
Dat wordt dus 64 Kb ipv 32. Als je weet dat de Athlon 128 Kb L1 cache heeft, dan heeft de "Duron" misschien zelf ook wel 128 Kb L1 cache...

(Gokje hoor, verbeter me als ik het fout heb.)

[Verwijderd]

</div><div class=b4>featuring more on-chip cache than the competitive offering for the value segment</div><div class=b1>

Net als Jumpstart zegt: eerst zou die Duron 64kb L1 en 64Kb L2 krijgen.
Maar dat is dan minder dan de Celeron (32 en 128kb).
De enige mogelijkheid die ik voor de Duron zie is dan inderdaad 64kb L1 en 128KB level 2.

En nu hopen op dual mogelijkheid

[P5ycho]

de Duron krijgt 128 L1 en 64 L2.

hmm wat moet ik me voorstellen bij een 'enhanced core' ? dan wil ik ook wel een Mustang met 256/512 KB cache... 1MB is een beetje teveel van het goede.

De Xeon is even snel in de meeste simpele zaakjes, maar met 10GB databasejes dan krijgt de K6-* het moeilijk en de Xeon loopt vrolijkj door dankzij zijn grotere L2 Cache, waarmee hij meer aanspraken op data kan doen zonder er een uur op te wachten. een Xeon 550 zal echt niet beter presteren in Q3 als een PIII 550E. tenminste, het verschil zal marginaal zijn.

[JumpStart]

=Alpha=Psycho:

Weet je héél zeker dat het niet andersom is ?
Buffer technisch zou het namelijk heel erg stom zijn om L1 groter te maken dan L2. Dat zou me dus heel erg verbazen als je gelijk blijkt te hebben.

Wie kan er meer duidelijkheid geven ??

[JumpStart]

Level 1 / Level 2 cache verdeling voor de Duron, vervolg:

* JumpStart JumpStart
Ik schreef daar:

</div><div class=b4>It strikes me as odd to see a L1 cache that is bigger than the L2 cache 'above' it. Buffer wise that would not be very efficient. Or at least, that is what I would expect. Someone please correct me if this assumption is wrong. </div><div class=b1>
de reply:

</div><div class=b4>This would be right for any kind of inclusive L2 cache structure (where most of the L1 cache is mirrored in the L2 cache), but spitfire will feature exclusive L2 cache (so data in L1 and L2 are mostly different) and then a small L2 cache does make sense in term of hit rate / performance. </div><div class=b1>
weer stukje van wat ik schreef:

</div><div class=b4>With that in mind, It'd either be 64 Kb or 128 Kb Level 1 cache and 128 Kb level 2 cache, since the "competitive offering" (read: Celeron (II)) has 32 Kb Level 1 and 128 Kb level 2 cache. But this is all pure speculation. </div><div class=b1>
vervolg:
</div><div class=b4>AFAIK spitfire will be released with 128 kB L1 and 64 kB exlusive L2 cache. 192 kB of cache is more than a celeron does feature (if you add the numbers the celeron has got 160 Kb cache, but with it's L2 cache being inclusive this does mean 128 kB of effective cache). </div><div class=b1>

Totale beschikbare cache op een celeron is dus 32+128 Kb. Maar omdat een gedeelte van L1 gemirrored wordt in L2 (de data cache) is er effectief maar 128 Kb aan cache. (voor de rekenaars: 16 Kb L1 data cache en 128-16 Kb L2 cache = 128 Kb)

De Duron zou dus 128 + 64 Kb aan cache hebben, wat ook op precies hetzelfde neerkomt. Totaal 192 Kb aan cache, waardan 64 Kb L1 data cache en 64 Kb L2 cache. Weer effectief 128 Kb...

Iedereen nog aanwezig ??? Dit mag je gerust een paar keer lezen zodat je het snapt. Ik zie wel wat er uiteindelijk op de markt rolt...

[Haywire]

De wet van Moore zegt dat de prestaties van computers elke 1,5 jaar verdubbelt. Het is dus redelijk vaag en zegt niets over harde, meetbare feiten zoals het aantal transistors of de kloksnelheid. (Twijfel trouwens een beetje aan die periode, kan me daarin vergissen).