Samsung wil massaproductie 2nm-chips met mbcfet in 2025 starten

Samsung start de massaproductie van 3nm-chips met gate-all-aroundtransistors en Multi-Bridge-Channel FET in de eerste helft van 2022. De 2nm-productie moet vervolgens in 2025 van start gaan. Dat staat op de actuele roadmap van het bedrijf.

Na de eerste 3nm-chips in de eerste helft van 2022 krijgt het 3nm-procedé van het bedrijf in 2023 een update voor een nieuwe generatie chips. Daarna maakt Samsung zich op voor de overstap naar 2nm. Die laatste node is nu nog in een vroeg stadium van ontwikkeling, maar in 2025 moet de massaproductie beginnen. Dat meldde Samsung tijdens zijn Samsung Foundry Forum.

Samsungs 3nm-node van de eerste generatie maakt een verkleining van het chipoppervlak van 25 procent mogelijk versus 5nm. De prestaties van gelijkaardige chips kunnen bij 3nm 30 procent hoger uitpakken of de energieconsumptie kan met de helft afnemen tegenover 5nm, zo luidt de claim. De yield van 3nm, de opbrengst van functionerende chips, 'benadert' die van de huidige 4nm-node, verzekert Samsung. Details over de 2nm-generatie meldde het bedrijf nog niet.

Samsung maakt voor 3nm gebruik van gate-all-around-, of gaa-transistors met Multi-Bridge-Channel FET. Mbcfet is Samsungs naam voor zijn gaa-procedé waarbij het nanosheets toepast voor de kanalen die omgeven zijn door de gate. Bij de huidige chipgeneraties gaat het nog om finfets waarbij de gate over een 'fin' geplaatst is. Ook zijn finfet-productie blijft Samsung verbeteren. Zo meldt het bedrijf de komst van een nieuw goedkoop en efficiënt 17nm-procedé.

Reacties (42)

[Anoniem: 1532362]

Picometer chips when?

[knirfie244]

Nooit? Er zijn fysieke limieten die dit tegenhouden, je weet wel, het formaat van een atoom enzo. Een silicium atoom heeft een straal van +/- 110picometer, en een spacing van 235picometer, dus op 1 nm heb je ongeveer 4 atomen. Vooralsnog lijkt het erop dat we altijd meedere atomen nodig hebben om een gate te maken.

We zullen de picometer schaal in ieder geval niet bereiken zonder nieuwe materialen of andere technieken. Zelfs 1nm zou wel eens lastig kunnen worden zonder radiacale wijzigingen in hoe chips eruit zien.

Aan de andere kant is het maar een naam die aan een process gegeven wordt, dus er is niets dat Samsung of TSMC tegen houdt om een toekomstig procédé een naam te geven als '900pm' ofzo...

[Reactie gewijzigd door knirfie244 op 23 juli 2024 00:41]

[Larsb8]

Er zijn inderdaad altijd fysieke limieten die dit tegenhouden, maar dit punt werd een aantal jaar terug ook al genoemd toen een bedrijf (Samsung of TMC weet ik niet meer) het over 7nm chips hadden. dit leek toen ook nooit haalbaar maar toch zijn we er al overheen.

[Anoniem: 1657372]

Volgens mij is het verschil daartussen alleen wel dat het over de huidige chips werd gezegd vanuit een technisch perspectief, niet vanuit een natuurkundig perspectief. Samsung/TSMC krijgen veel voor elkaar, maar natuurwetten breken wordt denk ik zelfs voor zulke bedrijven lastig

Overigens zou het best kunnen dat ze picometer chips uitbrengen, maar dat komt omdat die term eigenlijk niet meer ergens voor staat. Niks op deze aangekondigd chips zal 2nm zijn, in zekere zin is het niks meer dan een ingewikkelde marketing term. Vandaar ook dat je procedé van fabrikanten niet met elkaar kunt vergelijken, ze zijn niet gebaseerd op daadwerkelijke formaten maar meer een soort synthetisch getal.

[robvanwijk]

De limieten waar het indertijd om ging werden niet veroorzaakt door aantallen atomen, maar door andere natuurwetten, zoals de diffractielimiet ("hoe dun kun je lijntjes maken met licht?"). Die natuurwetten zijn niet gebroken, er is alleen omheen gewerkt. Eerst met immersie-lithografie (letterlijk: doe een druppel water tussen de belichting en de wafer) en multi patterning (meerdere belichtingen die samen het gewenste patroon vormen), maar daarna was het uit met de pret. Op dat moment maakten keiharde natuurwetten verdere vooruitgang onmogelijk. Of nou ja, er was nog één truc over: licht met een andere golflengte gebruiken, EUV of zo. Helaas kan dat ook niet, want dat soort straling wordt door bijna alles geabsorbeerd. Niet alleen door het glas van de lens (dus dan zou je opeens met spiegels moeten gaan werken), zelfs door lucht (de hele machine vacuüm zuigen is echt gruwelijk onhandig). Maar wacht even, dat zijn wel grote problemen, maar het zijn "alleen maar" financiële problemen, de natuurwetten vinden het allemaal prima. Dus ja, het is belachelijk duur, maar als je het graag genoeg wilt, dan kán het wel. Dus kochten (uit mijn hoofd) Intel, Samsung en TSMC voor miljarden euro's aan ASML-aandelen, zodat ASML al dat geld kon gebruiken om het "onmogelijke" toch voor elkaar te krijgen.

Begrijp me niet verkeerd, ik heb erg veel ontzag voor de technici van ASML, maar laten we eerlijk zijn, zolang transistoren van atomen worden gemaakt, zal een transistor nooit kleiner worden dan een atoom. Krijgen we ooit een lithografie-procedé dat transistoren van een paar honderd picometer breed en lang maakt? Ik zie ze ervoor aan. Maar minder dan honderd picometer? Nee sorry, ik zie niet voor me hoe je (zelfs als je vele miljarden beschikbaar hebt voor onderzoek) atomen kleiner kunt maken dan ze zijn of transistoren kunt maken die kleiner zijn dan een atoom.

[Pe Nis]

Nou, helaas doen we bij ASML wel heel veel EUV en steeds meer. In vacuum met spiegels. En ja, bij ASML doen we onmogelijke mogelijk maken :-).

[Reactie gewijzigd door Pe Nis op 23 juli 2024 12:27]

[2Keys]

Als we elke 3 jaar halveren, van 1 naar 0,1 10 generaties duurt, 1mm 1nm is 1.000.000.000 1.000 picometer, ongeveer 270 90 jaar denk ik tot 1picometer chips.

[Reactie gewijzigd door 2Keys op 23 juli 2024 12:27]

[Robbaman]

Beetje aparte berekening. Samsung geeft dus aan in 2025 met 2nm chips te willen gaan beginnen. Dat is dus 2000pm. Na 2 halveringen zit je dan dus op 500pm en kun je dus spreken van 'picometerchips'. Dat zou dan in theorie dus over 6 jaar zijn volgens jouw "elke 3 jaar halveren" aanname.

Nu zal die aanname natuurlijk niet opgaan, maar 270 jaar klopt ook niet lijkt me

[Keypunchie]

@2Keys 2keys nam aan dat @Anoniem: 1532362 chips van 1 picometer bedoelde. Dan klopt het.

Overigens is 1 picometer toch ongeveer de omvang van een enkel atoom? Dat gaat wel heel lastig worden.

[edit]Excuus. Daar zit ik flink naast. Atomen zijn (volgens Wikipedia) tussen de 62 en 520 picometer. Dus je loopt al veel eerder tegen atomaire grenzen op.

Moet zeggen dat ik pas hierdoor realiseer hoe klein de enkelcijferige nanometer processen zijn! Als het typische atoom 100 picometer is (0,1 nanometer) dan is een feature size van 5 nanometer dus slechts zo'n 50 atomen groot.

Je komt op het punt dat je de atomen in een feature individuele namen kunt gaan geven.

[Reactie gewijzigd door Keypunchie op 23 juli 2024 12:27]

[sympa]

Zie https://e2e.ti.com/blogs_...e-curse-of-moore-39-s-law - de 2.1 nm van gate oxide bestaat bestaat uit maar zo'n 4 lagen siliciumatomen (en zuurstof).

[ritsaert]

Typische formaten van atomen zijn inderdaad in de ordegrootte van 0.1nm ofwel 100pm. Daarvoor een niet SI eenheid Angstrom (Å) die gelijk is aan 100pm. Je ziet ook dat Intel deze bijvoorbeeld gebruikt in hun toekomstige procesnamen. De procesnamen hebben feitelijk niet veel meer te maken met de werkelijke afmetingen van structuren op de chip. 3nm t.o.v. 5nm zou een reductie zijn van 25/9 is ongeveer een factor 2,5. Samsungs processen met die naam verschillen schijnbaar 25% ofwel een factor 5/4, 1,25.

[Reactie gewijzigd door ritsaert op 23 juli 2024 12:27]

[The Jester]

Oeps. Verkeerd gelezen

[Reactie gewijzigd door The Jester op 23 juli 2024 12:27]

[PigletCNC]

Maar we zitten nu op 2nm, dus 2.000 picometer.

[obimk1]

Nog niet, met de huidige "low N.A." EUV machines kun je met een single exposure tot 4nm komen.

Voor 2nm heb je "high N.A" EUV machine nodig, en die is pas beschikbaar eind 2023, begin 2024.

En 2nm zijn ook "20 Angströms"

[Reactie gewijzigd door obimk1 op 23 juli 2024 12:27]

[PigletCNC]

Helemaal gelijk in, ik zat gewoon met het artikel in m'n hoofd en zei daarom 'nu'.

[2Keys]

Fuck, je hebt gelijk. Met een beetje gelukt dan nog deze eeuw.

[Risce]

Het is letterlijk fysiek onmogelijk, je zit dan in feite onder atomair niveau.

[2Keys]

Ik denk zelf meer dat de manier om het te doen nog niet gevonden is, maar het gaat zeker mogelijk worden.

[Risce]

Ik kan natuurlijk niet in de toekomst kijken, maar op basis van de natuurkundige wetten die we nu kennen als een accuraat model van de werkelijkheid is het onmogelijk om op die dimensies te werken. Simpelweg omdat een picometer een factor 50-100 kleiner is dan een atoom.

[Reactie gewijzigd door Risce op 23 juli 2024 12:27]

[InsanelyHack]

Om precies te zijn. De atom diameter van silicium is 264 pm en de afstand tussen het volgende atom is 543pm. Dus in theorie als er dus 100% zuiver silicium gebruikt wordt dan is de maximaal mogelijke verkleining ca 1.3nm (spoorbreedte 1 atoom = 543pm <-> 264pm <-> 543pm). Samsung wil nu op ca 2 atomen breed de FET maken (543pm <-> 264pm <-> 543pm <-> 264pm <-> 543pm) = 2157pm = 2.157nm Bizar knap em ook wel aangetoond dat de wet van Moore toch binnenkort ten einde is!

[Reactie gewijzigd door InsanelyHack op 23 juli 2024 12:27]

[Anoniem: 1657372]

Alleen gaan die berekeningen wel helemaal op? Van wat ik begrijp zijn nm termen tegenwoordig niet meer zo waardevol en worden alleen maar gebruikt om vooruitgang aan te tonen, geen enkel onderdeel van de chip zal daadwerkelijk 2nm zijn. Dat is ook de reden dat processen van verschillende fabrikanten niet met elkaar te vergelijken zijn, omdat de nm getallen niet slaan op echte fysieke waarden maar meer op een interpretatie van hoe ver ze in de techniek zijn.

Desalniettemin zullen we tegen natuurwetten aan gaan lopen hoor, maar volgens mij kun je het aantal nm niet zomaar in een berekening gooien omdat het in feite niks meer is dan een marketing term.

[Niemand_Anders]

De afmetingen van een atoom zijn 0.1 tot 0.5 = 100pm tot 500pm.
Je kunt dus wel degelijk naar picoschaal, alleen (momenteel) uiteraard niet kleiner dan een atoom.

Maar wie kan zeggen dat we over 10 tot 20 jaar niet ineens op sub atoom niveau kunnen werken. En misschien komt over 15 ineens iemand met een beter ontwerp dan een transistor.

[koelpasta]

Maar wie kan zeggen dat we over 10 tot 20 jaar niet ineens op sub atoom niveau kunnen werken.

Wie het kan zeggen? De natuurkundigen die ontdekten dat er zoiets bestaat als de 'strong force' die belachelijk veel sterker wordt dan electromagnetisme naarmate je dichter op dekern zit. In feite houdt het in dat je geen zinnige electrische dingen kun doen met de subonderdelen van een atoomkern.
Daarnaast worden effecten als quantum tunneling veel sterker en daardoor kun je geen lading vasthouden.

Er zou een totaal andere technologie moeten worden uitgevonden die niks meer met transistors en stroom te maken heeft.

En dan zijn er nog dingen als spintronics die wel nog een aspect toevoegen van de eigenschappen van een atoom. Maar dat laat al erg lang op zich wachten.

[Car-n-Tech]

Ik vermoed dat er een switch naar Quantum computing gaat plaatsvinden wanneer de natuurkundige limieten van de huidige chips bereikt worden

[MrFax]

En dan gaan chips opeens weer veel groter worden.

[robvanwijk]

Ik vermoed dat er een switch naar Quantum computing gaat plaatsvinden wanneer de natuurkundige limieten van de huidige chips bereikt worden

Dat klinkt alsof je "quantum" gebruikt als ofwel een hippe marketingterm die niets betekent ofwel als een Star Trek "particle of the week" met magische eigenschappen (die in strijd zijn met de natuurwetten zoals we die op dit moment kennen). Zolang we chips bouwen van atomen gaat een machine (zoals een transistor) nooit kleiner worden dan een atoom.

[MrFax]

Ik denk niet dat hij dat bedoeld. De snelheden gaan gewoon omhoog per vierkante nanometer, zonder dat de chips kleiner hoeven te worden.

[obimk1]

Dus je hebt nooit van de "wet van Moore" gehoord?

[Mushroomician]

Nòg kleiner en dan krijg je chips waarvan de gates er soms wel en niet tegelijk zijn.
Je weet wel, Schrödinger's kat enzo.

[Anoniem: 1532362]

Die oude kat van hem leeft nògsteeds?

[bwerg]

Ja en nee.

[leuk_he]

Denk dat er behoefte komt aan een andere meetmethode. iets als aantal transistors per 1mm^2 omdat het 3d element steeds een grotere component gaat spelen.

Als ik het goed begrijp is dat bij 2nm (4 atomen?) al het geval, en is het 2 nm getal niks meer dan een aantal poorten per oppervlakte wat ze teruggebracht hebben naar een nm marketing getal.


in silicium crystal grid is de atoom grootte 0.5430710 nm als ik het goed snap.

[Reactie gewijzigd door leuk_he op 23 juli 2024 12:27]

[aschja]

Zo meet mijn vriendin ook.

Edit: -1. Dat is hoeveel humor jullie hebben.

[Reactie gewijzigd door aschja op 23 juli 2024 12:27]

[The Jester]

Naar mijn beste weten gaat de schaal, wanneer we onder de 1nm komen, naar ångström.
Een ångström is 0,1nm maar is geen officiële SI grootheid. Het wordt wel vaak gebruikt bij golflengten van licht, grootte van atomen en dat soort zaken.

Of het aan zal slaan bij het "publiek" is natuurlijk de grote vraag. Een nanometer zal meer mensen iets zeggen dan een ångström, dus ik vermoed dat de techneuten overgaan op ångström en de marketing boys het zullen hebben over tienden van nanometers

[xxdolcexx]

Volgende stap: stacked electron transistors

[Pe Nis]

Dat is kleiner dan een atoom, ongeveer een factor 100.

[satoer]

2nm... onbegrijpelijk. Hoe meer ik mij verdiep hoe het werk, des te verbaasder ik ben dat het ook werkelijk werkt. Elektronische schakelingen zo verschrikkelijk klein en foutloos. En niet een paar transistors... nee miljarden op een vierkante centimeter. En ik ben al verbaast als ik naar een moederbordje kijk van een moderne iPhone. De componentjes zo minuscuul gesoldeerd. Hoe krijgen ze het voor elkaar in een massaproductie. En dan is die schaal gigantisch ten opzichte van wat er in een 2nm chip gebeurd.

Er komt een moment dat ik echt denk "Dit kan helemaal niet", en ik dan wakker wordt uit de droom van deze wereld

[A_Trouwborst]

Wat die kleine componentjes betreft: Het is inderdaad heel fascinerend om een pick and place machine aan het werk te zien die deze componentjes plaatst. Dat gaat razendsnel met micrometer precisie. Maar zelfs dat werk kan je eventueel ook nog handmatig uitvoeren.

[deukhoofd]

Voor de duidelijkheid hebben 7nm, 5nm en 3nm niets te maken met de echte grootte van de transistors, maar zijn het marketingtermen van TSMC. Ergens in de jaren 90 is er een ontkoppeling geweest van de namen van generaties van chips, en hun daadwerkelijke grootte.

[Iblies]

Huidige soc’s/chips zijn geen beweeegbare onderdelen,

het zijn veredelde geleidende draadjes die bij een bepaalde spanning een circuit kunnen vormen.


https://en.wikipedia.org/..._transistorized_computers
De links naar de de oudere computers zijn best grappig om te zien.


Zou wel grappig zijn als vb iemand een oude 8bit zou kunnen maken met simpele transistors en vb een DOS versie zou kunnen draaien, al zal dat gruwelijk veel energie gaan vreten dan 😄

[EMR77]

Misschien wordt het tijd om naar andere materialen te kijken, of het recyclen van chips efficiënter te maken, want het steeds kleiner maken van procedé zit aan z'n fysische grenzen. Die miljarden investering zou je beter kunnen steken in recycling, duurzame alternatieven, conflict gebieden minder uitbuiten, etc, etc.....
Wij kunnen ook accepteren dat de chips van nu goed genoeg zijn, dus moet men aan de software kant aan de slag, dus eens eindelijk goede software maken........

[Van der Berg]

Dit zou erg mooi zijn als dit gaat lukken. Dat betekent niet alleen koeler, maar ook sneller en efficiëntere SoC. Volgende smartphone bij mij waarschijnlijk al 3nm of 2nm. Momenteel heb ik 7nm procédé op de S20 Ultra.

Hopelijk doen ze ook een hogere accucapaciteit erbij en zou erg mooi combinatie worden