Nederlandse technici maken transistors zuiniger met piëzo-elektrisch materiaal

Onderzoekers van de Universiteit Twente hebben een methode ontwikkeld om transistors zuiniger te maken. Ze omsluiten transistors met een piëzo-elektrisch materiaal dat het silicium selectief kan comprimeren.

Al jaren wordt silicium samengedrukt om de prestaties te verbeteren: de mobiliteit van elektronen wordt in dit 'strained silicon' vergroot, wat de rekensnelheid op zijn beurt vergroot. Het mes snijdt echter aan twee kanten: wanneer de transistor niet in gebruik is, veroorzaakt het strained silicon grotere lekstromen dan niet-gecomprimeerd silicium. Twee onderzoekers van het MESA+-instituut voor Nanotechnologie van de Universiteit Twente hebben echter een manier bedacht om silicium selectief te comprimeren.

Met hun methode kan silicium samengeknepen of gecomprimeerd worden wanneer de transistors aan staan om zo betere prestaties mogelijk te maken. Wanneer de transistors echter uit staan, wordt het silicium niet meer gecomprimeerd, zodat de lekstromen lager zijn en de chips dus zuiniger zijn. Tom van Hemert en Ray Hueting maken daarbij gebruik van piëzo-elektrisch materiaal, dat van vorm verandert wanneer er spanning op wordt gezet.

Door spanning op het materiaal te zetten wanneer de transistors schakelen, profiteren ze van de snelheidswinst die strained silicon mogelijk maakt. De voor de transistors benodigde spanning om tien keer meer stroom te gaan geleiden werd daarbij verminderd van 60mV naar 50mV. Wanneer de transistors uitstaan, is het silicium weer normaal en heeft het lagere lekstromen dan strained silicon.

Reacties (25)

[_Mithrandir]

Het samenknijpen en weer los laten zal een bepaalde tijd in beslag nemen. Dit zal weer invloed hebben op de freqeuentie waarop deze transistors maximaal kunnen werken. Maar dat lees ik dan weer nergens.

[Sissors]

Dat is een goed punt. Ik ben toevallig globaal op de hoogte van dit onderzoek. Je moet het absoluut niet zien als iets voor transistoren die extreem snel moeten schakelen, zoals degene in het datapad van je processor. Je wilt gewoon niet daar die extra laag ook nog moeten aansturen.

Waar het echter mogelijk wel succesvol kan worden ingezet is bijvoorbeeld bij power-gating, omdat deze transistoren verder aan en uit kunnen gaan dan reguliere transistoren zullen ze erg effectief zijn bij het compleet uitschakelen van een processor core, en daar maakt het weinig uit als hij iets trager is bij het schakelen.

[robvanwijk]

Bedoel je dat deze nieuwe techniek een alternatief is voor power gating, of een aanvulling om power gating nog effectiever te maken?

Als ik me niet vergis dan zet je bij power gating de voedingslijn(en) helemaal uit; als er toch geen spanning op de transistor staat, wat maakt het dan nog uit hoe leaky het ding is...?

Als het bedoelt is als alternatief voor power gating, heb je dan misschien een idee wat het voordeel van deze methode is? Power gaten is immers al snel en kan met gewone transistors (tijdens fabricage zijn geen extra stappen nodig). Is deze techniek zoveel sneller dat het de (vermoedelijk benodigde) extra fabricage-stappen waard is? Of zie ik iets helemaal over het hoofd...?

Op zich is "lees (het abstract / de conclusie van) het proefschrift" een prima antwoord op mijn vragen... maar ik kan het (nog) nergens vinden, vandaar dat ik het vraag aan iemand die "globaal op de hoogte" is van het onderzoek.

[Sissors]

Ik bedoel powergating doen met deze transistoren.

Zoals je zegt bij powergatign schakel je de voedings (of aarde, dat is denk ik makkelijker, maar weet ik niet zeker of die standaard wordt gebruikt) compleet uit. Maar dat uitschakelen doe je ook door middel van een transistor.

Die transistor moet erg groot zijn, immers alle stroom die door het gedeelte dat uitgeschakeld wordt gaat, moet ook door die transistor gaan. Doordat hij erg groot is zal in zijn uit stand er nog relatief veel stroom doorheen gaan. Deze transistoren zouden een grotere on/off ratio moeten kunnen hebben, oftewel bij gelijke aan-stroom, kan de transistor verder uit worden geschakeld. En dan zal er dus in de uit-stand minder stroom door de transistor lekken.

[robvanwijk]

Dus de piezo-truc pas je toe op de powergate transistor zelf? Daar had ik nog niet aan gedacht, maar dat klinkt inderdaad als een haalbare en nuttige methode. Bedankt voor de toelichting en verduidelijking!

[Pathogen]

Krijg je door die fluctuerende spanning op het materiaal niet erg veel slijtage?

[Jiriki]

Nee, de vervormingen zijn elastisch en niet plastisch. Er is dus wel beweging in het materiaal maar geen blijvende vervorming en geen slijtage.

[Nicael]

Zoals te zien is op de website van PI Ceramics een grote leverancier van piëzoelektrische actuatoren:

http://www.piceramic.com/piezo_tutorial5.php

Is het wel aanwezig, natuurlijk vertellen ze wel dat het nagenoeg geëlimineerd kan worden door een closed-loop controller er voor te maken. Maar de vraag is of het dan nog steeds rendabel is. Want de bedoeling van het onderzoek is het vermogensverbruik te verminderen maar als je sensors moet voorzien van stroom en stroom moet leveren aan de actuatoren dan is het de vraag of het nog wel rendabel is.

[HMC]

Waarschijnlijk wel, ja. Goeie observatie.
Maar met de huidige elektronica die toch gedimensioneerd wordt om na een x-aantal jaren defect te raken zal het op dat viveau (zeker als het eenmaal op de markt verschijnt) wel meevallen.

[Netrunner]

Nee

[Verwijderd]

Maar bewegende onderdelen in een chip halen een deel van de voordelen van 'solid state' weg. Als je daarna nagaat dat er in een chip vele miljoenen transistoren zitten zie ik de practische voordelen van deze vinding niet erg. Miljoenen piezo elementjes in een chip lijkt me niet erg practisch en betrouwbaar.

[_Thanatos_]

Het is geen beweging. Dit soort uitzetting en krimping is moleculair. Als ik het goed begrijp, blijft alles precies op z'n plek zitten.

Dit beweging noemen is hetzelfde als stellen dat een SSD geen solid state is.

[Nicael]

Helaas is het niet zo makkelijk ook bij piëzoelektrische actuatoren moet je rekening houden met hysterese en kruip net als bij gewone bewegende actuatoren.

Dus er is wel een vorm van verminderde prestaties in de loop van de tijd.

[Nas T]

(mechanische) spanning is F/A (kracht gedeeld door oppervlak).
Elk materiaal is, hoe weinig of veel dan ook, buigbaar en zal door gevolg van een mechanische spanning vervormen (moleculen verplaatsen zich). Alleen is dit op zo'n klein niveau dat de moleculen niet langs elkaar heen schuiven en dus geen slijtage ondervindt.

Miljoenen piezo elementjes in een chip lijkt me niet erg praktisch en betrouwbaar.

Waarom niet? Nu zitten er zelfs meer dan een miljard schakelaars op een chip. Die werken ook...

...betere prestaties mogelijk te maken.

Ik vraag me af wat hier onder betere prestaties wordt verstaan. Ik denk dat de elektrische weerstand verminderd wort, zodat stroom beter geleidt en er minder energie nodig is om een transistor te laten schakelen. Maar daar is dan wel weer energie voor nodig. Als een transistor sneller schakelt, dan zou ik misschien kunnen zeggen dat het beter is.

[Cyberwizzard]

Omdat ik er raar tegenaan keek:

Het lijkt wat vreemd dat knijpen in een materiaal wat "strained" beter geleid helpt als de transistor aan staat maar in de bron staat dat het comprimeren van het materiaal de geleiding beter maakt.

"Strained" betekent dus "indrukken" en niet "trekken" (wat mij logischer leek aangezien dan met meer ruimte tussen de atomen "de mobiliteit van electronen werd vergroot" - wat dus net andersom is).

[zerokill]

Nee strained silicon betekend oprekken van het Si rooster. Als ik het zo lees heeft tweakers de definitie niet helemaal correct.
slechte bron (opzoek naar een goeie bron!):
http://en.wikipedia.org/wiki/Strained_silicon
Edit:
Het lijkt dat ik er goed naast zit. Uit zijn paper:

In general, strain is uni or biaxial, meaning that the material is compressed along one axis and elongated along another.

Als ik het allemaal goed begrijp: Si zit in een rooster wat je door een kant "in te duwen" in een andere richting wordt opgerekt.
Zijn paper: Piezoelectric Strain Modulation in FETs (google en je kan het downloaden)

[Reactie gewijzigd door zerokill op 26 juli 2024 19:45]

[Happy Meal]

Vergelijk een spons. Wat mij zorgen baart is de inderdaad de hysterese, de vertraagde reactie van het piëzomateriaal.

[dikkechaap]

De uitspraak "het mes snijdt aan twee kanten" wordt gebruikt als het om twee postieve effecten gaat. Hier zou moeten staan: "De keerzijde van de medaille" of iets dergelijks.

[jrfloor]

Ook dat is een mes dat aan twee kanten snijdt, als ik het even helemaal mag misbruiken

Naar wat ik begrijp is de betekenis in Nederland zoals jij zegt. In Vlaamderen is het juist weer dat er voor en nadelen aanzitten. Alhoewel ik het in Nederland ook vaak zo heb gehoord.

In het Engels is vergelijkbaar "a double edged blade" gelijk aan de Vlaamse betekenis.

[benopdezolder]

geinig idee!

alleen zie ik niets (ook niet in het source-verhaal) over de snelheid waarmee dit piëzo-effect kan werken.
2 GHz anyone??

[metalmania_666]

Goede actie van de UT

Ik ben benieuwd wanneer dit gebruikt gaat worden in produktie.
Normaal gesproken gaan daar wel wat jaartjes over heen

[Jaco69]

Elke keer als de transistor aan gaat moet ook de piëze aan.
Welke transistoren sturen dan die piëzo aan? Moeten daar geen hoge spanningen voor gebruikt worden? Hoe worden die dan verkregen.

[Verwijderd]

leuk idee uit het lab, nu real world benchmarks en prijzen...

[iwtech]

real world benchmarks en prijzen? je praat hier niet over een nieuwe CPU..,.

[Verwijderd]

Het mes snijdt echter aan twee kanten: wanneer de transistor niet in gebruik is, veroorzaakt het strained silicon grotere lekstromen dan niet-gecomprimeerd silicium.

Deze uitdrukking (vetgedrukt) betekent in het Nederlands: het levert dubbel voordeel op.