Wederom interessant nieuws van de Platform 2000 conferentie in San Jose, waar geheugenfabrikanten frisse details over de nieuw te vormen DDR-II geheugenstandaard hebben los gelaten. DDR-II zal per klok 4 bits data verplaatsen, wat volgens de huidige specificaties van een 100MHz signaalfrequentie neer komt op een datarate van 400Mbit/s per pin. Rambus trekt weliswaar 800Mbit/s per pin, maar de modules hebben veel minder pins (slechts 16-bit breed) en het hele zaakje loopt al op 400MHz. DDR-II DRAMs zullen geleverd worden in een nieuw type verpakking, die afwijkt van de huidige DIMMs:
DDR-II is expected to offer a minimum bandwidth of 400 Mbits/second per pin based on 100-MHz signaling. With chip frequencies rising, a 150-MHz core could produce bandwidth as high as 600 Mbits/s per pin. The interface is expected to run at 1.8 volts, down from the 2.5 V of DDR-I, and it will demand new packaging at both the chip and module levels, as well as a new data-capture and synchronization scheme.[...] The first spin of DDR technology doubled the performance of standard synchronous DRAM by pumping data bits on both the rising and falling edge of the clock cycle. Macri said the revised version doubles the total bandwidth again by increasing the data fetch from 2 to 4 bits. As a result, the same 100-MHz SDRAM core that became a 200-Mbit/s-per-pin DDR device will jump to 400 Mbits/s per pin with DDR-II.
[...] Current DDR chips use a thin small-outline package, but the successor will require some type of ball-grid array. Macri said the final decision has not been made, but leading candidates are chip-scale packaging and micro-BGA. That issue could be resolved by March, he said.
Fabrikanten en analisten zijn het er nog niet over eens wanneer DDR-I opgevolgd zal worden door DDR-II, meer daarover lees je in dit erg informatieve artikel van EETimes.
:strip_exif()/i/1032192616.jpg?f=fpa)
:strip_exif()/u/1816/intropdxnet96.gif?f=community){kind=small}
:strip_icc():strip_exif()/u/2322/crop59490feaddd61.jpeg?f=community){kind=small}
