Dan wint de Conroe nog steeds, want 100% efficientie is natuurlijk een utopie. Afgezien daarvan liggen de kloksnelheden van de K8L lager (zie dit nieuwsitem), terwij de Conroe tegen die tijd hoger klokt.
ja met luttele procenten zal hij bij de write benchmark nog steeds winnen misschien. hoe cares, in real world applicaties gaan we dat echt niet terug zien.
en "tegen die tijd" is over 2-3 maanden met een beetje geluk. sorry maar de kloksnelheid van de conroe gaat dan niet ineens flink omhoog ofzo, zeker die van de quad cores niet.
dan hebben ze duidelijk iets fout gedaan want hun max read snelheid is het zelfde als de max write, en hij is maar net iets hoger als de max read van de huidige k8's die maar de helft aan bandbreedte heeft.
wat hij wel kan is 1 read en 1 write tegelijk uitvoeren, maar dat kan de k8 ook.
reken maar uit trouwens : 2930mhz * 256bit / 8 = 93.760GB/s
dat zou de maxium lees snelheid moeten zijn als wat jij zegt waar is, maar hij doet maar de helft daarvan.
alleen bij copy komt hij daar in de beurt met 85GB/s
en het zelfde sommetje voor AMD.
2800mhz * 128bit / 8 = 44.800GB/s.
echte score... 43.89GB/s
zelfde som voor intel weer maar nu ervan uit gaande dat ze maar 1 read per keer kunnen doen.
2930 * 128 / 8 = 46.688GB/s
echte score 45.82
beide zitten trouwens maar ongeveer 1GB/s af van hun maximale theoretische bandbreedte. efficiëntie speelt in deze benchmarks duidelijk geen grote rol.
(er staan ook nog 3 interessante bottlenecks in die link van jouw voor de core2 architectuur trouwens, waarvan 1 in ieder geval niet gelden voor de K8L en een andere niet van toepassing is. (p124) )
Ja, kom dan eens met een pagina met K8L-resultaten... oh wacht, AMD houdt angstvallig z'n K8L-samples achter... wat zou daar de motivatie van zijn?...
geen idee, omdat ze het nog niet uit willen brengen. dat is vrij normaal in deze industrie, en zegt dus nog niks.
maar dat 2 keer meer bandbreedte 2 keer zo veel read/write snelheid lijkt me vrij duidelijk (of moet ik nog een sommetje voor je maken?).
alle inefficiëntie zitten al in de oude score verwerkt en met 2 keer meer bandbreedte word hij niet ineens een stuk inefficiënter procentueel gezien. misschien iets maar niet veel.
daarbij zijn dat synthetische tests speciaal gemaakt om zo efficiënt met de cache om te gaan. daar zie je echt niet heel veel terug van een efficiëntere of beter cache systeem, maar eigenlijk bijna alleen de bandbreedte.
als je een punt wilde maken voor het efficiënter zijn van het conroes cache systeem moet je toch echt een andere benchmark zoeken.
Afgezien daarvan zit je er gewoon totaal naast, omdat je ook in deze thread weer duidelijk aantoont geen flauw benul te hebben van hoe een cache werkt, laat staan hoe een complete CPU werkt.
ach rot toch op. je hebt zelf al meerdere fouten gemaakt en blijft de zelfde maken.
daarbij kan ik in tegenstelling tot jouw wel nieuwe dingen leren blijkbaar en is mijn kennis van geheugen en cache systemen inmiddels aardig uitgebreid.
Je hebt nooit meer dan hele oppervlakkige en onsamenhangende verhalen, die bol staan van de vermeende prestaties van een toekomstige AMD-processor en foute aannamen omtrent allerlei huidige en toekomstige technologie.
en die van jouw staan altijd bol van de fouten aannamens over AMD huidige en toekomstige implementaties van verschillende onderdelen en technieken, van cache tot productie processen.
*** edit ****
Ik heb echt geen fouten gemaakt hoor.
right, jouw ego begint echt steeds schrikbarendere vormen aan te nemen.
"Ik vergeet de L3 niet, maar die wordt gebruikt als 'mirror' van de L2-caches"
fout dus. wat zou AMD dan hebben aan CPU's met 6mb L3 cache als er maar 2mb L2 cache op de CPU's zit?
"Hoe kom je daarbij? De Core2 is volgens dit document ook al 'dual port', dus 2 reads per cycle"
goed, dan mag jij mij uitleggen waar de rest van de 95GB/s is gebleven.
misschien dat hij 2 keer 64bit reads can doen per cycle, maar waarom zou intel het daar op limiteren? zeker met een 256bit bus.
moet ik ook nog je grote AMD cache blunder uit een vorige discussie opzoeken?
Jij wist aan de andere kant blijkbaar een paar uur geleden nog niet eens wat een set-associative cache was...
nope ik wist nog niet precies wat dat was nee, wist wel ongeveer wat het was maar niet exact, nu heb ik me er wat in verdiept en weet ik weer wat meer.
en aangezien het alleen geld voor AMD's L1 cache blijft mijn standpunt nog redelijk overeind.
daarbij wijst de praktijk uit dat 2mb of 4mb cache bij de conroe al weinig uit maakt waarom zou het bij AMD veel meer uit moeten maken.