TSMC zet vaart achter introductie 45nm-procédé

De EE Times bericht dat de Taiwan Semiconductor Manufacturing Company (TSMC) vaart zet achter de introductie van het 45nm-procédé. De eerste producten die gebaseerd zijn op dit procédé zouden in het derde kwartaal van dit jaar al uit de ovens kunnen komen rollen, een kwartaal eerder dan waarop werd gerekend. Het 45nm-procédé van TSMC biedt koperen verbindingen tussen de transistors en maakt gebruik van tweede-generatie low-k-materialen. TSMC maakt gebruik van 193nm lithografieapparatuur van ASML voor het procédé.

Het gebruik van low-k-technologie houdt in dat er tussen de metalen verbindingen tussen de transistors op een chip een materiaal wordt aangebracht met een lagere diëlektrische constante dan siliciumdioxide wat resulteert in een betere signaalintegriteit. Hoewel TSMC eerder dan gepland begint met in gebruik nemen van het 45nm-procédé heeft het bedrijf wel concessies moeten doen. Het procédé zal geen high-k-materialen bevatten en geen metalen gates. Het gebruik van high-k-materialen en metalen gates zou het weglekken van energie bij de transistors aanzienlijk moeten verminderen. TSMC verwacht deze twee technieken nu te introduceren bij de stap naar 32nm.

Reacties (41)

[CloudSquall]

op wat baseren ze die nummers? van 130-->90-->65-->45-->32 ??

[windancer]

Die nummers komen direct voort uit Moore's law. Hierdoor probeert iedereen elke twee jaar het aantal componenten in een chip te verdubbelen.

Om het aantal componenten te verdubbelen moet elke component in oppervlak halveren. Om de oppervlakte te halveren moet elke zijde 70% van de vorige zijn. Je zult dus zien dat die getallen telkens 30% kleiner worden.

[Verwijderd]

Iedere 1,5 jaar

Maar we lopen wel tegen het eind aan. Een atoom is maar ongeveer 0.25 tot 0.50nm groot en als je ziet hoe snel die dingen heen en weer "lopen" krijg je dus het probleem dat complete transistoren of sporen na verloop van tijd ergens anders heengewandeld zijn en dan doet de chip het niet meer.

[r.koppelman]

We kunnen natuurlijk ipv de gates te verkleinen ook de chips vergroten of stacken (3D). Onze hersenen zijn ook veel groter als een cpu en daarnaast veel krachtiger (minder snel maar heel veel parallel) Het zal met cpu's ook wel langzamerhand de parallelle kant uitgaan zie de multicore x86 en cell processor.

[whitebunny]

Afgerond ongeveer halvering van oppervlakte (90*90 = 8100, 65*65 = 4225, 45*45 = 2025 etc)

[Verwijderd]

Leuk bedacht maar dat gaat niet op aangezien een gate niet even lang als breed is .

Het nummer van het proces is volgens mij de lengte van de gate, dus: 130*90, 90*65, 65*45, 45*32, 32*22 22*16 en daar zal het wel ophouden.
Bij iedere stap passen er dus 2 keer zoveel transistoren op een wafer en dat duurt iedere keer ongeveer 18 maanden (Moore's Law), en dat is al enkele tientallen jaren zo maar over 5 jaar is het afgelopen.

[Verwijderd]

5 jaar... toch wel iets eerder denk ik.

Wanneer je praat over 32nm (wat al twijfelachtig is of dit procede ook daadwerkelijk behaald kan worden) dan zit je al op het moleculair niveau. Met de huidige technieken is het gewoon niet mogelijk om kleiner te gaan als 32nm, je zit dan namelijk op een sub-moleculair niveau.

Natuurlijk vinden ze vanzelf een manier om kleiner te gaan, maar makkelijk zal het niet zijn. Het is niet zoals bij de voorgaande stappen van 180 naar 65nm (en alle stappen ertussen natuurlijk) die relatief gemakkelijk verliepen. Ze zullen nu echt creatief moeten worden.

Wel leuk om te zien allemaal, maar 5 jaar lijkt me iets te lang. Als we de huidige snelheid van ontwikkelingen bekijken is het limiet (32nm dus, wat waarschijnlijk 35nm gaat worden wegens bepaalde problemen) toch binnen 2 a 3 jaar wel bereikt. De stap daarna zal spannend worden.

[Wouter Tinus]

Verschillende bedrijven hebben plannen voor minstens 22nm en 16nm. Intel heeft zelfs nog 11nm en 8nm op de roadmap staan voor 2015 en 2017, en prototypes van 15nm en 10nm transistors zijn al getoond. Dat CMOS zijn einde nadert is waar maar het klopt gewoon niet dat er een grens is bij 32/35nm.

[Verwijderd]

De wereld eindigt niet bij 1nm !!
We kunnen nog veel kleiner!

Een atoom is ongeveer 0,1 nm groot (of klein)

Daarnaast blijft de wet van Moore in stand, want we gaan nu het aantal cores ook nog opschalen!

En we werken nu nog in een 'plat vlak'.

we kunnen chips ook nog in een 3D vlak ontwikkelen.

[r.koppelman]

Als we 3D gaan zal de koeling wel mee in de chip geintegreerd worden.

[kahm-jai]

Zonder al te lullig te doen,

een 3D chip lijkt me vrij lastig te koelen, of hij moet sowieso de vorm krijgen van een zalman resorator

[Verwijderd]

Ik denk dat we nog wel doorgaan tot 22, daar zal het wel ophouden en dat is dus (gezien het feit dat het ook langer zal gaan duren dan 18 maanden) over 4-5 jaar.

[Verwijderd]

een atoom is ongeveer 0,25nm groot. kleiner kan dus niet, 10 atomen naast elkaar (of dat nou een transistor is of iets anders) ben je zo kwijt als je ze niet op hooguit 4K houdt.
De wet van Moore blijft niet in stand doordat je meer cores naast elkaar zet. Er kunnen immers niet meer transistoren op een vierkante cm en daar gaat de wet van Moore over.

Met de huidige technologie is het eind echt wel in zicht en over een paar jaar moeten we op een hele andere manier van produceren overstappen.

[_Pussycat_]

Die afmetingen worden door de ITRS (een vereniging van de hele halfgeleiderindrustrie) bepaald en stellen bepaalde 'nodes' in de technologie voor. Samen wordt gekeken wat er voor nodig is en hoe dat bereikt kan worden. Ze komen er dus uit voort dat je steeds nieuwe problemen hebt en je die samen voor bepaalde (relatief willekeurige) punten op gaat lossen. Een 50 nm proces zou ook mogelijk zijn, echter kunnen je wafersteppers dan toch 45 nm, omdat die voor 'iedereen' ontwikkeld worden.

Soms worden echter ook andere afmetingen, tussenstappen dus, gebruikt. Zo biedt TSMC ook 80 nm aan, en heeft ATI veel op 110 nm laten produceren.

De ITRS roadmap wordt gebaseerd op moore's law, omdat gebleken is dat dat tempo nog net vol te houden is. Soms loopt de industrie echt voor op de roadmap omdat bepaalde dingen makkelijker waren dan gedacht, en soms achter door onverwachte tegenslagen. Zo is (zoals in het artikel staat) het zinvol om de dielectrische constante van het materiaal tussen de leiding te verlagen ( => lagere capaciteit). In een oude planning stond dat deze van 3,9 naar (ik meen) 1,5 verlaagd moest worden (vakuum = 1,0), maar dat bleek onhaalbaar is wordt nu maar bij 3 gelaten.

[r.koppelman]

More law verdubbel het aantal transistoren per 1.5 jaar maar zegt niks over het verkleinen hiervan. En ik denk niet dat een roadmap gebaseerd is op een dergelijke voorspelling

[_Pussycat_]

Als je de transistorafmetingen logaritmisch tegen de tijd uitzet zie je een vrijwel perfect exponentieel verband. Die lijn trekken ze dus door. Je zou ook sneller kunnen gaan maar dat zou te duur zijn.

[jvo]

Is eigenlijk net zoiets vragen als, waarom hebben zonnebrandcremes factoren als 6, 12, 18, 24? Waar baseren ze dat op? Waarom zit melk in een pak van een liter?

Ze zijn volgens mij ooit gewoon begonnen met halveren. De stappen bleken te groot te zijn, dus daarom halveren ze nu twee reeksen om en om. Maar dat is gewoon mijn speculatie; er kan natuurlijk meer achter zitten.

[Libido]

Volgens mij is de oplossing veel eenvoudiger.

Kijk nou eens wat er achter de getallen staat, juist ja nm

Nanometer dus!

[M_a_r_k]

Dat 32 nm is kwa prijs en techniek nog lang niet haalbaar om in massaproductie te maken. Dus eerst dus nog 45nm stapje voor stapje

[Olaf van der Spek]

De eerste producten die gebaseerd zijn op dit procédé zouden in het derde kwartaal van dit jaar al uit de ovens kunnen komen rollen,

Hoe zit het dan met het 65 m, process? Ik neem aan dat ze dat nu in massaproductie gebruiken dan, maar welke chips bakken ze daar dan mee?
AMD zit nog op 90 nm en ook ATI en nVidia zijn volgens mij nog ergens bij 90 of 110 nm.

[Fulcrum2000]

Geheugenchips...

Samsung bakt al een tijdje geheugen op 50 nm (ook met ASML machines overigens...):
(http://www.linuxelectrons.com/article.php/20050911195816508)

[r.koppelman]

Hoe complexer de chips des te moeilijk te verkleinen.
dram eenvoudig - 50 nm
cpu complex - 65 nm
gpu nog complexer 90 nm
Daarnaast speelt natuurlijk de aantallen geproduceerde chips ook een rol

[Niles]

En zowel ATI als nVidia gaan éérst nog over op 80nm (een tussenprocédé) alvorens ze overgaan op 65nm. En AMD laat zover ik weet niets fabriceren bij TSMC, want ze zitten natuurlijk ook aan hun uitbestedingslimiet van Intel .

[newinca]

65nm is nu pas in zijn ramp-up periode. Het is wel al geschikt voor massa productie, maar er zijn nog veel designs in 90nm (en zelfs 130nm). Dit soort overstappen gebeurt altijd geleidelijk.

Als TSMC de 45nm node aankondigt voor eind van dit jaar, dan is dat voor prototypes. De meeste grote fabless silicon bedrijven (Broadcom, ATI, Nvidia etc.) produceren eerst een aantal testchips om het nieuwe process te kwalificeren. Op basis daarvan worden parameters bepaald die het design process kunnen beinvloeden. (power, snelheid enz.) Wegens de grote lead-time voor design is het daarom belangrijk om zo vroeg mogelijk het proces beschikbaar te hebben.

Ook nog een reden waarom 65nm nog niet algemeen gebruikt wordt: in de begin periode van een nieuwe process, is de kost per gate van het vorige, rijpe, process lager dan van het nieuwe process. Tenzij je dus goeie technische redenen hebt is het daarom dikwijls beter om wat te wachten om naar een nieuw process over te schakelen.

[PolarBear]

Intel wellicht?

[Verwijderd]

Wat ik me nou afvraag is waarom ze niet direct naar 32 Nm of kleiner zouden gaan? Ze weten iig al zeker dat ze die stap gaan maken. Waarom doen ze dat dan niet direct? Zou de hele bom duiten die nodig is voor de overstap naar 45 Nm schelen!

[Olaf van der Spek]

Wat ik me nou afvraag is waarom ze niet direct naar 32 Nm of kleiner zouden gaan?

Dat is zo'n beetje hetzelfde vragen als waarom je eerst naar de kleuterschool gaat in plaats van gelijk naar de universiteit. Zou ook veel tijd schelen.

[windancer]

De eerste producten die gebaseerd zijn op dit procédé zouden in het derde kwartaal van dit jaar al uit de ovens kunnen komen rollen

In het bron artikel op EETimes staat dat de eerste productie in 2007 zal plaatvinden, dus niet in dit jaar.

[Verwijderd]

Hrmzzz....

The company is reportedly using 193-nm immersion scanners from ASML Holding NV of the Netherlands.

Dát wist ik wel, maar voor zover ik weet heeft TSMC nog geen "top-of-the-bill" splinternieuwe XT:1700Fi gekocht (de enige machine die tot 45 nm lijnbreedte kan gaan). Ze hebben wel diverse XT:1400Ei machines die tot ongeveer 65 nm (of zelfs ietsje lager) kunnen imagen...
Maarja, tussen nu en Q3-2007 kan TSMC nog een hele lading XT:1700Fi's aanschaffen natuurlijk

[itsalwaysme]

volgens mij wel een 1700 besteld,

[AMD 64]

Ben wel benieuwd wat er gebeurd als ze rond de 2 nm zitten (mits dat mogelijk si)

[obimk1]

er zijn truukjes waarmee machines die eigenlijk maximaal 90 nm kunnen halen, toch lijntjes van 130 =>65 nm kunnen produceren, intel doet dat oa.

De stap naar een volgende 'node' (0.65 => 0.45) wordt mede bepaald door de ontwikkeling van de recepten van de zgn. resist,en de andere chemische goedjes die oa nodig zijn om een chip te maken. Veel van deze goedjes hebben vaak een beperkte 'houdbaarheid', die naarmate de node kleiner wordt, meestal ook minder wordt voor het nieuwe goedje. Er moet ook geëxperimenteerd worden met de hoeveelheid energie waarmee een expose wordt gedaan. Er zijn verschillende computer modellen die het een en ander over bepaalde proces parameters kunnen voorspellen. Maar met nieuwe resists en ontwikkel chemicaliën moet worden getest, en dat kost nou eenmaal tijd.

Aan de basis van de 'indeling' van de nodes (348, 256, 193,130, 90, 65, 45,32) ligt het soort lichtbron (365, 248, 193 nm) wat gebruikt wordt in de stepper/scanner. Kort door de bocht, de golflengte van de lichtbron is bepalend voor wat fysiek mogelijk het kleinste detail wat gemaakt kan worden. Echter met een optische truuk en wat rekenarij is mogelijk om het fysiek mogelijke kleinste detail ongeveer de helft kleiner af te beelden.
En op het moment dat je een waterdruppel in het geheel introduceert kun je ongeveer 4 keer fijner detail weergeven.

[Stevendefeij]

Nou dat gaat dan nog een spannende race worden tussen TSMC, IBM en Intel.
Over wie de eerste 45 nm chips heeft.

Vooral Intel en TSMC natuurlijk.

[itsalwaysme]

een geluk, en IBM en Intel en TSMC gebruiken machines van ASML.

[Verwijderd]

Is het niet zo dat TSMC in opdracht van andere fabriekanten chips maakt?

[windancer]

Inderdaad, TSMC bakt voor anderen, Intel voor zichzelf. IBM doet een beetje van beiden.

[Verwijderd]

ja inderdaad...Dat zou best wel eens kunnen want hun gate gaat in die 45nm lekken dat het niet normaal is. Dit kan voor veel circuits extra bugs en problemen gaan opleveren; laat staan het exta energieverlies...

[punica]

[v]Voor Nas-t en wim:[/v]

Haastwerk? Bevatten jullie wel hoe weinig 45 nm eigenlijk wel is??

Ik vind dit erg goed nieuws aangezien AMD nog steeds loopt te "kwakkelen" op 65nm en de 90nm nu eindelijk goed onder controle krijgt.