Een tweede doorgaans goed geïnformeerde leaker claimt dat Intel werkt aan cpu's met 'Big Last Line Cache' (bLLC). Dat is een manier om te concurreren met AMD's populaire 3D V-Cache-techniek. Het topmodel zou 288MB cachegeheugen krijgen.
In december 2025 suggereerde Haze2K1 dit voor het eerst; toen ging het over vier bLLC-varianten. Nu treedt Jaykihn verder in detail over de cache en noemt hij daarbij vijf sku's met deze cachetechnologie, zo meldt hij in samenwerking met VideoCardz.
Het verschilt daarbij hoe Intel de chiplets met extra cache inzet. Het Core Ultra 400(D)X-topmodel zou 288MB geheugen krijgen. Dat bereikt Intel door clusters met prestatiecores gedeelde cache te geven van twee eenheden 12MB-cache per 'slice'. Iedere E-cluster heeft een eenheid 12MB-cache. Dat in combinatie met een chipletontwerp met dual compute tiles maakt 288MB cache mogelijk.
Antwoord op AMD
Dankzij het zogenoemde bLLC kan Intel processors met meer geïntegreerd cachegeheugen maken. Vooral in games kan dat zorgen voor fors hogere prestaties. Juist dat zou het voor Intel mogelijk maken om tegenwicht te bieden aan AMD.
AMD's X3D-processors, die al drie generaties dominant zijn, beschikken over 3D V-Cache-chiplets met 64MB extra L3-cache. Dat zorgt voor aanzienlijk betere prestaties in games: AMD's X3D-cpu's zijn al jarenlang de best presterende processors op gaminggebied.
Intel wil de Nova Lake-generatie processors eind dit jaar op de markt brengen.
| Cpu | Aantal Cores | Core Config (P+E+LP) | Tdp | Cache (bLLC) |
|---|---|---|---|---|
| Core Ultra 400DX | 52 | (8+16)+(8+16)+4 | 175W | 288MB |
| 44 | (8+12)+(8+12)+4 | 175W | 264MB | |
| Core Ultra 9 400(D) | 28 | 8+16+4 | 125W | 144MB |
| 28 | 8+16+4 | 125W | - | |
| 22 | 6+12+4 | 65W | 108MB | |
| Core Ultra 7 400(D) | 24 | 8+12+4 | 125W | 132MB |
| 24 | 8+12+4 | 125W | - | |
| 16 | 4+8+4 | 65W | - | |
| Core Ultra 5 400 | 22 | 6+12+4 | 125W | - |
| 12 | 4+4+4 | 65W | - | |
| 8 | 4+0+4 | 65W | - | |
| Core Ultra 3 400 | 6 | 2+0+4 | 65W | - |