Mustang core niet met verbeterde branch prediction

Volgens Andreas Stiller van Heise / c't bevat de nieuwe Mustang core van AMD - afgezien van de cache - geen wijzigingen in de architectuur, dus ook geen snellere branch prediction unit zoals eerder door een aantal nieuwssites gemeld. De nieuwe core is puur gemaakt om een grotere flexibiliteit met de omvang van de L2 cache mogelijk te maken. Als er al performance verbeteringen zijn dan moeten die dus het gevolg zijn van een grotere cache.

De Mustang processor en de 760MP chipset komen volgens Andreas pas in de eerste helft van 2001 op de markt. Het is niet duidelijk of dit betekent dat de voor eind dit jaar geplande release is gecanceld. Verder was er volgens c't geen sprake van een publieke demonstratie van de 760MP chipset, maar werd de demo achter gesloten deuren op de 15de etage van het Fairmont hotel gegeven. De demodoos bestond uit twee 1,2GHz Athlons met 266MHz bus. AMD weigerde om een kijkje in de binnenkant van het systeem te geven. De onderstaande engelse vertaling van het Heise artikel is afkomstig van het Ace's Hardware Tech forum:

"AMD didn't introduce any new processors at the Microprocessor Forum, didn't even mention the Mustang with its larger cache in one single word and only provided some basic facts about the dual processor platform based on the AMD 760 chipset which should make it to market in H1 2001.

There was no public demonstration of a running MP system as suggested by the AMD press release. Rather AMD showed a system with two Athlons (1.2 GHz, FSB266) and DDR-SDRAM behind closed doors on the 15th floor of Fairmont Hotel. However AMD's marketing manager Bob Mitton refused to show the inside of the system - probably some kind of raw assembled prototype. Mitton waited until the quarterly results were announced before he commented on the Mustang. Like the 760MP chipset the Mustang should debut in the first half of 2001. Other than the larger cache it won't feature any other architectural improvements, especially not an improved branch prediction unit as reported by various news services."

Het goede nieuws is dat de L2 cache in de nieuwe Duron (Morgan) waarschijnlijk naar 128KB omhoog wordt gekrikt. In de Duron Model 3 Processor Revision Guide wordt hier al rekening mee gehouden. Een uitbreiding naar 128KB L2 cache zou voldoende moeten zijn om een comfortabele performance-lead boven de nieuwe Celeron met 100MHz FSB te garanderen.

Reacties (19)

[Verwijderd]

Ik vraag me ook af wanneer er een bredere data bus komt. Intel kwam succesvol met een bredere data bus. Maar AMD heeft dit nog niet gedaan. iig niet in de Duron/Thunderbird. Hoe komt dat?

[Xellence]

Alle Athon gebaseerde CPU's kunnen in theorie 2^47 bit geheugen adresseren, dit is veel en veel meer dan 64Gb (2^36 bit) die de PIII kan adresseren

[johnwoo]

Ik denk dat Elpie de bus tussen de core en de L2 cache bedoelt (en niet de FSB)... Die is bij de Coppermine 256 bit breed (bij de Katmai was 'ie 64 bit) terwijl de Athlon en Duron een smallere core - L2 bus hadden... (zit te twijfelen tussen 64 en 128)

[Verwijderd]

Ja sorry, dat bedoelde ik inderdaad.
Bij AMD zit ie nog steeds op 64bit.

Misschien dat ze een uitbreiding als troef achter houden?

[Verwijderd]

m raar want er zijn genoeg andere bronnen die hele andere dingen beweren. Zelfs dingen die van AMD mense zelf afkomstig zijn. Lijkt me ook sterk dat ze Mustang alleen een groter L2 cache betekend. Er zijn zoveel andere berichten geweest. Over branche prediction, meer stages enz.

[BikkelZ]

Misschien hebben ze helemaal geen zin om Intel een schot voor de boeg te geven, maar gaan ze liever voor "Raak-gezonken".

Mooie bijkomstigheid is natuurlijk dat hetgeen wat je niet belooft je ook niet hoeft na te komen. Ik kan me niet voorstellen dat ze bij AMD alleen maar een hogere FSB, dual chipsets en ondie cache toevoegen, en verder niks aan de feitelijke core zelf veranderen, hoe goed die ook is.

Wat op zich wel vreemd is is dat AMD geen problemen heeft met de lengte van de pipelines op hogere snelheden.

[Verwijderd]

Dan slaat het helemaal nergens op wat ze doen. Want als ze alleen maar meer cache geven aan de CPU dan maken ze m alleen maar slechter yieldend(meer cache, grotere die: meer kans op fouten). Dat zou betekenden dat de Mustang neit de hoge snelheden van de TBird zou halen. Dat wil AMD dus juist niet, ze willen mee met Intel's P4 in clockspeed. Dus wat doen ze:
ze geven de processor meer cache, gooien er 2 stages bij in de pipeline zodat ie minder warm wordt. Zorgen dat de meerdere stages niet de performance te veel omlaag halen(door betere brachprediction). Verder hebben ze nog de mogelijkheid de cache bus naar 128bit te gooien of om de latency ervan iets omlaag te halen. Verder de core reorganiseren zodat er minder loze ruimte is. k weet dat de athlon core bijvoorbeeld registers had zodat ie beter presteerde op intel compilers(waar veel op gecompileerd wordt). Wat ze alleen niet wisten is dat er een soort CPU check op zat dus het werkte niet. Dat soort dingen kunnen dus weg.

Dat plan wat ik hierboven schets klinkt veel beter dan alleen een core een beetje kreupel maken door er meer cache aan te hangen(bewijs dat het de clockspeed omlaaghaald is bijv. Xeon van intel).


* 786562 ThaVinny

[oCe]

Enhanced 3DNow! is geintroduceerd bij de originele Athlon; 'tis puur een uitbreiding van de originele 3DNow! instructieset die ten tijde van de K6-2 gelanceerd was.

Voor zover ik weeft de Mustang geen nieuwe 3DNow! instructies; implementatie van SSE lijkt me dan logischer, maar is me ook niets van bekend... Time will tell I guess...

[Abbadon]

Nou ThaVinny, ik geloof niet dat het L2 cache tegenwoordig een MHz-beperkende factor is; jouw voorbeeld van de Xeon betreft, neem ik aan, de varianten met 512KB, 1 en 2MB, deze hebben 'off-die' L2 cache. Dit zijn losse, snelle en hele dure SRAM chips (zoals op de PII, Katmai en Athlon classic maar dan op full speed). Advanced tranfer cache (on-die L2) is één met de rest van de cpu, en kan dus net zo snel draaien.

[Ricochet]

Wat op zich wel vreemd is is dat AMD geen problemen heeft met de lengte van de pipelines op hogere snelheden

Dit is juist niet zo vreemd aangezien AMD toen jongens heeft uitgekocht die eerst de Alpha processors ontwikkelde. Deze Alpha's liepen al veel harder dan de toenmalige intel's. Maar die jongens hebben de Athlon core dusdanig ontwikkeld, dat ie op enorm hoge kloksnelheden kan draaien. Voordeel hierbij is dat de processor gebruik maakt van DDR op de bus tussen de northbridge en de processor zelf. Daarom hoef je die fysiek niet hoog te klokken om toch een hoog rendement te halen. Het protocol dat gebruikt wordt is het EV6 protocol en dat kan van 200 MHz t/m 400 MHz (beide DDR) geklokt worden. Dus die 400 MHz bus van de P4 is eigenlijk niet zo bijzonder als je ziet dat de Athlon die nog niet nodig heeft maar daar wel naar toe kan groeien in de toekomst.

Dat de pipelines al lang zijn is allanger bekend. De 500 MHz Athlon heeft namelijk meer tijd nodig om zijn 3Dnow! instructies te verwerken dan de K6-2 op 500 MHz. Verschil is alleen dat de Athlon begint op 500 MHz en de K6-2 daar ongeveer doodbloedt en nauwelijks harder kan, de 550 MHz en de overklokte processors even buiten beschouwing gelaten.

[llevering]

Duron heeft 128kb!!! L1 cache en 64kb L2 dus totaal 192 kb
Morgan heeft 128kb L1 cache en 128kb L2 dus 256 kb

Bij intel moet altijd een copie van het L1 in het L2 staan bij AMD niet en daarom mag L1 bij L2 bij amd wel en bij intel niet optellen.

[Xellence]

Een betere branch prediction unit heeft de mustang niet echt nodig... de software die uitgevoerd word zal toch echt beter gecompileerd moeten worden want die is echt hopeloos. Als de software nou eens geoptimaliseerd zou worden dat zulen alle Athlon gebaseerde CPU's 1,5 maal sneller moeten kunnen presteren.

Hopen maar dat er diehard compiler programmeurs eens alles uit de athlon serie willen halen!

PS. Duron met evenveel cache als de P3!
Wordt intels snelste eruit geklokt door een low/mid end van AMD hihi!!

[Bu588]

Een Duron met 128 Kb L2 cache heeft nog altijd minder dan een P3 met 256 Kb volgens mij...

[BikkelZ]

Je kunt de L1 cache bij de L2 cache optellen bij Athlon/Duron procs, bij Intel procs niet.

Dus effectief heeft de Duron meer dan 128 Kb, ik geloof in totaal 256 Kb, dus net zoveel, of als de L1 cache 64 Kb is, 192 Kb, nog steeds niet slecht.

[Verwijderd]

Die dure P3 van Intel wordt er op sommige gebieden ook uit gedraaid door die budget processor van AMD

Kijk maar eens hier:
www.hardwareinfo.net/ cgi-bin/go.cgi?go=/artikelen/reviews/2000-09-22-700-MHz-Processors/pagina06.htm l&head=/artikelen/reviews/2000-09- 22-700-MHz-Processors/head.go

[Mr. Bean]

Als er goede AMD multiprocessor borden uitkomen krijg je ook een gigsntische performance boost (100% maximaal theoretisch), daar hoeven ze verder helemaal niks voor te verbeteren. Hier ligt bij Intel processoren de bottleneck omdat de bus in multiprocessing bedrijf de bandbreedte deelt over beide processoren. Als multiprocessing de standaard wordt heeft AMD op dit vlak in ieder geval een voorsprong zonder iets te hoeven verbeteren.

[Bleh!]

LOL die MrBlonde maakt z'n naam ook waar

Is trouwens wel jammer dat ze niet wat aan die branch prediction hebben getweaked.. Al is die bij de Athlon al vrij goed, maar het kan altijd beter

[CubicQ]

Tsjonge, jonge... is lezen nou zo moeilijk? Regel 2: "geen wijzigingen in de architectuur". Is de Athlon 64 bits?