TSMC bakt eerste silicium van nVidia op 55nm

De Taiwanese chipbakker TSMC heeft bekendgemaakt dat het, geheel volgens planning de eerste chips op 55nm gebakken heeft. Nvidia was de leverancier van de nodige ontwerpen.

In de tweede helft van dit jaar moeten de eerste samples van nVidia beschikbaar zijn, waarna in het eerste kwartaal van 2008 al begonnen kan worden met massaproductie van de 55nm-chips. Naar verwachting zal het 55nm-productieproces vooral zijn weg vinden naar handsets en grafische chips voor mobiele toepassingen, aangezien fpga-fabrikanten meteen de stap naar 45nm willen zetten. Onbevestigde bronnen claimen overigens dat ook AMD de eerste 55nm-samples heeft gebakken. Ten opzichte van de 65nm-chips moeten de nieuwe productieprocessen resulteren in een vermindering van het energieverbruik met tien tot twintig procent bij gelijkblijvende prestaties. Bovendien kunnen chipontwerpen volgens TSMC behoorlijk eenvoudig van 65nm naar 55nm omgezet worden, zodat de kosten die met de omschakeling gepaard gaan minimaal kunnen zijn.

Reacties (35)

[savale]

Wat altijd zo mooi is dat het energieverbruik daalt met 10 tot 20% bij gelijk blijvende prestaties, maar ondertussen willen ze wel meer dan 20% prestatiewinst dus dan schiet t nog niet op

[Indy-Jones]

Wat nou juist echt mooi is, is dat je dus kan kiezen Zolang de eis voor topprestaties stijgt, zullen ze voor 20% prestatiewinst kiezen. Maar zodra de softwarefabrikanten hun fantasie verliezen, kunnen ze voor een 20% zuiniger concept kiezen Of ze gaan gewoon wat belabberder programmeren, dan is die prestatiewinst misschien alsnog nuttig

[Verwijderd]

De stap naar 45nm vergt volgens mij een nieuw type lithografische machine. Dat kost meer geld en tijd.
Van 65nm naar 55nm kan met een en dezelfde lithomachine volgens mij. Uiteraard wel met de nodige aanpassingen.

[1Mark]

waarom zijn die dingen rond? dat is toch helemaal niet efficient? ik zie zo al meer dan 10 onbruikbare cores zitten aan de randen

[RobT]

Die onbruikbare delen zijn overschot omdat de reticles groter zijn dan alleen 1 enkele die (naakte chip, spreek uit 'daai').

De reticles ('negativen' van het chip lithografie proces) worden zo geplaatst dat er uit een wafer het maximale aantal volledige dies / chips gehaald worden.

Dat de wafer zelf rond is heeft meerdere redenen, ten eerste worden de staven monokristallijn silicium, zoals al gezegd, nou eenmaal zo gemaakt.
Men zou er achteraf wel weer een rechthoek van kunnen maken, maar de ronde vorm heeft in het verdere productieproces ook zin, met name bij het spinnen bij het aanbrengen van de verscheidene organische laklagen en dergelijke.
Rond draait beter rond, zegmaar...

Omdat het bij voorbaat bekend is dat die gedeeltelijke dies niet werken, kosten die verder ook niets, ze hoeven niet eens getest te worden.
De grootste kostenpost komt van chips die pas na packaging niet blijken te werken. (Afgezien van chips die pas niet blijken te werken na in producten te zijn gestopt...). Een wafer kost misschien een paar duizend dollar (incl. processing) en het oppervlak van deze onbruikbare chips kon toch niet anders ingezet worden. Kortom, niks om je zorgen over te maken, het maakt de producten uiteindelijk niks duurder of zo.

Die opmerking van hierboven, dat chips uit het midden beter zijn, is echt absoluut lariekoek. Normaal gesproken is er een puur willekeurige verdeling van defecte dies op een wafer - als dat niet zo is, is het proces niet onder controle en moet of het proces aangepast worden, of je moet op zoek naar een nieuwe baan.

* RobT is chipdesigner, sinds 2005 op 65nm technologie, en in handbereik achter hem ligt een ouwe wafer onder het stof...

[Mitsuko]

Interessant, hoe is het gerucht dat chips uit het midden beter zijn (en dus gebruikt worden voor top-end of energiezuinige produkten) dan de wereld in gekomen?

[Verwijderd]

Omdat het waar is/was. Het spincoaten van de resist kan niet helemaal homogeen gebeuren. Hierdoor krijg je dikte verschillen tussen het midden en de rand, waardoor de uiteindelijke lijndikte in het silicium anders uitpakt als je voor alle gebieden dezelfde lichtsterkte bij de belichting gebruikt. En je raad het al, je kunt deze resistvariaties uitstekend corrigeren door de hoeveelheid licht gedurende de scan aan te passen an de plaats op de wafer. Kortom, het is een mogelijk probleem, maar een goede scanner kan zo gebruikt/geprogrammeerd worden dat je er geen last van hebt.

[Wolfensteijn]

Omdat als bron voor een wafer een grote staaf silicum word gebruikt waar plakjes van worden gesneden.

Iets meer informatie is te vinden achter deze wikipedia link: http://en.wikipedia.org/wiki/Boule_%28crystal%29

Voeg daar nog bij dat de gebruikte lensen ook rond zijn, waardoor is dus een mooi cirkel patroon krijgt van kwaliteit (goed in het binnen, slecht buiten). Met ronde wafers heeft de fabrikant meer controle over de kwaliteit.

[Verwijderd]

Het heeft te maken met de productie van de cores.

Als ze bijvoorbeeld processors bakken van Kwaliteit A dan zitten de beste core's in het midden. De slechtere zitten aan de buitenkant.

Een erg oud voorbeeld:
Stel je koopt een AMD Athlon XP1700+ dan kan die best uit een wafer komen van een XP2000 of hoger, maar de XP1700+ voldeed niet aan die specificaties.

zie: http://en.wikipedia.org/wiki/Wafer_(electronics) voor meer info (kijk maar naar de plaatjes) ze snijden er dus stukjes af aan de zeikanten. Wat een hogere opbrengst geeft dan vierkante.

[CH4OS]

Dat niet alleen, het heeft ook te maken met de productie van de schijven zelf.
Dit is van silicium en is niet makkelijk te maken.
De makkelijkste manier om dit te doen, is het maken van silicium in een ronde vorm.

Ik weet niet het gehele productieproces van solicium, of deze staven, maar zoiets was het wel, dat het in een ronde vorm makkelijker te maken is.

[Wolfensteijn]

Silicium is een kristal wat ze laten groeien. Om een gelijkmatige groei te krijgen, roteren ze de basis (de seed). Door de rotatie krijg je in principe een ronde staaf silicium, waar weer plakken vanaf gezaagd worden om de wafers te krijgen.

Er komt een boel meer bij kijken, maar dit is redelijk de strekking van waarom silicium wafers rond zijn

[Verwijderd]

Staat overigens wel stoer zo'n stropdas met een wafer. links in het midden zit een kleine uitsparing, zal ongetwijfeld door de techneuten gebruikt zijn als frisbee.En zo niet kan ie altijd nog gebruikt worden als onderzetter.

[pleunbaan]

Die uitsparing wordt gebruikt om de wafer altijd op dezelde manier in de machine te plaatsen (alignment). De hele belichting van de wafer vindt in meerdere stappen plaats, waarbij de wafer uit de machine wordt gehaald en er later weer in wordt geplaatst. Je wilt graag dat ze op exact dezelfde manier in de machine worden geplaatst, zodat de diverse lagen zo goed mogelijk boven elkaar liggen (overlay).

[bounto]

Ten opzichte van de 65nm-chips moeten de nieuwe productieprocessen resulteren in een vermindering van het energieverbruik met tien tot twintig procent bij gelijkblijvende prestaties.


Leuk zin. maar ik neem niet aan dat die generatie hetzelfde zal presteren als het huidige. Dus de conclusie is vrijwel duidelijk. Ze krikken de prestaties zo op dat het stroomverbruik nagenoeg weer hetzelfde zal zijn.

[SuperDre]

ja maar als de huidige prestaties al genoeg zijn, maar hij gebruik dus 10 to 20 procent minder dan is dat toch een hele vooruitgang...

[_Thanatos_]

Nee, hoger zelfs. Kijk maar naar de GeForce 7000/8000 series. De 8800 verbruikt 2x zoveel als de 7800... Dus het kan alleen maar nog meer worden.

[Verwijderd]

Dat is een oneerlijke vergelijking. De 8000 serie heeft meer transistoren waardoor die meer verbruikt.

Het gaat hier over de grootte van de transistoren, niet het aantal.

[_Thanatos_]

Het is een vergelijking vanuit mijn perspectief. Het zal mij toch jeuken hoeveel transistors een chip heeft?

[Verwijderd]

Totaal nutteloos sentiment warshcijnlijk, maar ik blijf het echt geweldig vinden dat ze dit uit zand maken. 55nm, dat is echt zo ontzettnd onvataar klein al. Nog geen 60 jaar geleden was 1 verbinding 6 bij 2 cm. Nu zitten er een half miljard op een vierkante centimeter.

[marcelvdk]

sentiment??? de ic's in jouw auto die oa voor airbags enz zorgen, worden gemaakt op 5 inch wafers. Maar ja voor de auto industrie moet het allemaal 100% zijn, dan dus maar wat oudere technologie. ps >70% vd automerken heeft dus al die ic's afkomstig van 5inch wafers. gemaakt met soms wel apparatuur van 15 jaar oud, als het soms niet ouder is...............

[Verwijderd]

Wat kost eigenlijk zo'n wafer? Zo te zien zitten er niet zo heel veel GPU's op.

[Verwijderd]

Zo'n 8000 $ volgens sommige bronnen op de Beyond3D fora.

[TheCapK]

De wafer heeft de grootte van 300 mm. 1 chip heeft de grootte van 55 nm. Wat is dus veel?
Reken maar uit wat er precies aan aantal chips uit 1 wafer kan! Ik neem tenminste aan dat je wel wat basale wiskunde kennis hebt!

[X800]

Het zijn misbaksels nu haha

[marcelvdk]

@mablung,

Die uitsparing is oa voor uitrichting op groot aantal machines. Anders weet machine niet hoe de wafer ligt. Vroegah! werdt er een vlakke zijde gemaakt bij de wafer, bij 4,5 en 6 inch wafers iig.
Wel cool een 12 inch wafer. Thuis heb ik nog een paar 5 inchers liggen, en op mijn werk nog een paar 2 en 3 inch wafers. Flinterdun.

En rond, omdat vierkant ook in groot aantal machines nooit gaat werken, denk hierbij bij aan oxidatiestappen op bij 1100gr. sillicium vs SIC (boat waar de wafer in staat)

rond is dus beter!

[REDFISH]

Ligt het aan mij of worden de stapjes kleiner?