Opvallend dat de Opteron nu al een tijdje uit is en dat men nog steeds niet weet hoe de architectuur in elkaar zit...
Om het kort te zeggen: AMD zorgt voor de scalability naar 8 CPUs, niet de chipset bakker, zoals NVIDIA in dit artikel. Alle 8 CPU's hebben een eigen dual DDR memory controller. CPU''s kunnen gebruik maken van geheugen via de hypertransport bus en de geheugencontroller van een andere CPU, maar dat is minder snel dan via de lokale geheugencontroller. Bij deze, zeer geavanceerde, communicatie tussen Opteron chips komt geen NVidia kijken. De NVIDIA chipset is gewoon een apart device op de HT bus die voor PCI en I/O, etcetera, zorgt. En voor de SCSI controller maakt het niet uit of hij in een dual CPU systeem zit of in een 8-CPU systeem.
Beschouwing van het systeem in termen van totale memory hoeveelheid is nutteloos, omdat SMP applicaties nooit op die manier gebruik maken van het geheugen. SMP applicaties worden altijd gebouwd zodat ze zoveel mogelijk van het lokale geheugen gebruik maken en zo min mogelijk van het geheugen op andere CPU's. Met de Opteron is dit niet anders dan met een Beowulf cluster, alhoewel de laatste nog veel tragere verbindingen tussen de CPU's heeft en het belang van het lokale geheugen dus veel groter is. Voor de klanten die dit systeem gaan kopen is het enige zinnige criterium de hoeveelheid memory die per CPU geplaatst kan worden (alsmede natuurlijk de snelheid van de interconnecties tot de andere CPU's - waar de Opteron architectuur goed scoort t.o.v. de Xeon)
Wat nu al veel gebruikt wordt voor de Opteron in de seismische data-processing zijn 4-way en 8u-way Opterons met 8 GB RAM per CPU, en de prijs is dan een flinke factor lager dan een vergelijkbaar ander SMP systeem. Daar zijn ze heel blij mee. Zodra 32 GB per CPU mogelijk is leggen ze wat extra flappen neer en kopen dat. De datasets zijn terabytes groot en de processing mogelijkheden worden nu alleen nog maar beperkt door de RAM mogelijkheden van de CPU's.
Maar nogmaals, als er een SIS of een ALI chipset in zou zitten, het zou ze worst wezen want dat maakt niets uit voor de SMP en memory performance, dankzij de K8 architectuur.