Cadence heeft afgelopen maandag een vergaand samenwerkingsverband met ATi aangekondigd. Dit houdt in dat ATi voor het ontwerp van hun toekomstige chips gebruik zal maken van Cadence SoC Encounter en andere Cadence tools.
Cadence is een van de grootste leveranciers van software om chips te ontwerpen. Ze leveren software voor het compileren en simuleren van de talen VHDL en Verilog. Met deze twee talen kun je de functies van een chip beschrijven en simuleren. Maar behalve tools voor het logische ontwerp van de chip levert Cadence ook software, zoals SoC Encounter, om het logische ontwerp in RTL (VHDL of Verilog) in een fysiek ontwerp te vertalen. Dit houdt onder meer in dat RTL in transistors worden vertaald en deze transistors automatisch zo worden geplaatst dat de verbindingen tussen de transistors zo kort hoe mogelijk worden gehouden om zo hogere snelheden mogelijk te maken.
ATi zal met behulp van SoC Encounter van Cadence chips gaan ontwerpen voor een productieproces van 90nm en kleiner. Hierbij zal Cadence ATi helpen om eventueel problemen met het ontwerpen voor 90nm op te lossen. Volgens Beyond 3D zal de ATi R500, die waarschijnlijk door het R300 team ontworpen gaat worden, waarschijnlijk voor een 90nm proces ontworpen gaat worden.