Deel van 12- en 16nm-chips TSMC is onbruikbaar door slechte kwaliteit fotoresist

TSMC ondervindt yieldproblemen bij zijn chipproductie omdat het een hoeveelheid fotoresist van zijn leverancier kreeg die van slechte kwaliteit was. Het gaat om de 12nm- en 16nm-chipproductie waar onder andere Nvidia, MediaTek en HiSilicon van gebruikmaken.

De yieldproblemen deden zich voor bij TSMC's Fab 14B in het Taiwanese Tainan. Volgens TSMC kreeg het een batch fotoresist van een leverancier waar het bedrijf al jaren mee samenwerkt, die echter van 'aanzienlijk lagere kwaliteit dan eerdere leveringen was'.

Volgens berichten in Taiwanese media, waaronder Business Next, zijn meer dan tienduizend wafers getroffen. Een deel van de geproduceerde chips zou echter nog bruikbaar zijn. TSMC is de betreffende productie gestopt en heeft zijn klanten ingelicht over de productieproblemen, zonder te noemen om welke klanten het gaat. Onder andere Nvidia, MediaTek en HiSilicon zijn afnemers van de productie van Fab 14B.

De kosten die met de problemen gepaard gaan, zijn geen reden voor TSMC om zijn omzetverwachting bij te stellen, schrijft DigiTimes. TSMC krijgt zijn fotoresist aangeleverd door de Japanse bedrijven Shin-Etsu, JSR en Dow Chemical. De fotoresist zorgt voor de fotogevoelige laag die op wafers aangebracht moet worden voor belichting bij het lithografische procedé om chips te maken.

TSMC Fab 14B

Door Olaf van Miltenburg

Nieuwscoördinator

29-01-2019 • 09:08

32

Reacties (32)

32
30
23
4
1
6
Wijzig sortering
Vraag me alleen af hoe het dan komt dat er 10000 wafers geproduceerd zijn voordat men achter dit probleem komt en de productie pas stopt.
Is er geen controle bij binnenkomst van dit materiaal ?
Dit soort bedrijven werken in de ordergroote van 30k-100k per maand als productie. Even snel kijkend, haden ze in 2015 (al even geleden dus) >60k/maand capaciteit en is dat sindsdien aanzienlijk gegroeid.
Our 16nm production lines were ramped to 60,000 wafers per month in only three months 2015, and the 10nm process is on track to ramp even faster in 2017.
Afhankelijk van het product kan het weken tot maanden duren van start productie tot de eerste die volledig geproduceerd en gereed is. Daarnaast hebben productiestappen invloed op elkaar. Je komt er waarschijnlijk achter dat de fotoresist niet goed is, omdat ergens in de stap(pen) erna de kwaliteit ondermaats is en je vervolgens onderzoek doet naar de reden erachter.

Ter illustratie: als je bij dit soort fabrieken iets wilt onderzoeken, kost het tot soms 3 maanden om resultaat te krijgen. Simpelweg omdat de wafer het gehele productieproces moet doorlopen, voordat het eindproduct volledig getest en doorgemeten kan worden om te kijken of het inderdaad goed is.


Uitgaande van de oude cijfers van 60k productie, betekend 10k wafers dat ze statistisch gezien binnen 5 dagen de fout achterhaald hebben. Stel ze doen nu 90k wafers, hebben ze de fout binnen 3 dagen achterhaald etc. Dat is zeer respectabel, als je bedenkt dat sommige processen >24 uur duren, en je worst-case al >48 uur productie zit tussen start en de eerste QA resultaten.


In dat licht is het ook logisch dat ze geen invloed op de bedrijfsresultaten verwachten. Als je zoveel fabrieken hebt, elk met dergelijke monsterlijke productie, is een stukje van een productielijn in 1 van je fabrieken stopzetten gerommel in de marge.

[Reactie gewijzigd door Xanaroth op 22 juli 2024 23:50]

Light eraan hoe snel je die produceert. De laatste 7nm euv machine belicht nu 140 wafers per uur en die is nog volop in ontwikkeling, in tegenstelling tot de 12/16nm machines. Ook zullen ze meerdere machines hebben, dus die 10000 moet je als een groot bedrijf als TSMC makkelijk binnen een dag halen, waarschijnlijk een aantal uren. Dan gok ik dat er nog nabewerking en testen overheen gaan en dat ze het toen hebben gevonden, maar dus wel al enige uren stonden te draaien met een of meerdere machines.
Volgens specs doet de NXE:3400B 125 wph (https://www.asml.com/prod...6772?dfp_product_id=10850). De NXE:3400C gaat over de 155 wph heen.
Een chip bestaat uit vele lagen en het zal meerde dagen duren voordat ze uit de wafer los gezaagd worden.
Dat betekend dat ze heel veel wafers parallel aan het maken zijn, ze zijn namelijk niet met 1 foup bezig tot dat die klaar is. Ik vind 10000 eigenlijk nog wel schappelijk.
Je kan heel veel testen bij binnenkomst, maar dat geeft geen 100% garantie dat alle binnenkomende producten ook goed zijn. Als een fotoresist sneller veroudert dan normaal kan je dat bijvoorbeeld bij binnenkomst nog niet zien, maar enkele dagen tot weken later kunnen er best problemen ontstaan.
De eerste lagen of complete batches kunnen zelfs gewoon door alle kwaliteitscontroles heen zijn gekomen.

Dit soort problemen zijn vervelend. De kans dat zoiets zo nu en dan gebeurt is bij ingewikkelde precisie productieprocessen wel reëel en dus gewoon ingecalculeerd.
"een leverancier waar het bedrijf al jaren mee samenwerkt": als het jarenlang goed is, kan de controle verslappen.
En, als een deel niet goed is en een deel wel bruikbaar is, kan de steekproef natuurlijk ook op goede chips uitgevoerd zijn.

edit: ik doelde inderdaad met het eerste deel op de controle op het geleverde product en met de tweede zin op waarom er eerst nog zoveel wafers geproduceerd zouden kunnen zijn

[Reactie gewijzigd door Jeroen73 op 22 juli 2024 23:50]

Controles van grondstoffen zijn meestal niet gebaseerd op de kwaliteit van het eindproduct dat er mee gemaakt word maar op de eigenschappen van de grondstof op zich. Hier worden dan analytische testen op uitgevoerd om bv te zoeken naar onzuiverheden.

Indien een leverancier heeft aangetoond dat ze consequent goede kwaliteit leveren is het vrij normaal dat controles van kwaliteit alleen nog maar steeksproefsgewijs worden uitgevoerd, of dat zelfs helemaal geen controles worden uitgevoerd en dat het materiaal word goedgekeurd op basis van certificaat van leverancier.

Een andere mogelijkheid is dat er in de productie van de grondstof een nieuw, onbekend probleem is opgetreden dat door de kwaliteistcontroles van zowel de producent en klant niet ondervangen kon worden.
Of misschien omdat een afnemer zoals NVidia iets binnen een bepaalde tijd verwachte...
"En, als een deel niet goed is en een deel wel bruikbaar is, kan de steekproef natuurlijk ook op goede chips uitgevoerd zijn. "

In dat geval is het aantal chips van de steekproef niet groot genoeg.
Ik heb zo'n vermoeden dat controles steekproefsgewijs plaatsvinden.

[Reactie gewijzigd door DiSiLLUSiON op 22 juli 2024 23:50]

En de controle misschien bij binnenkomst heeft plaatsgevonden en niet nadat het uit de opslag kwam. Misschien is er tijdens het opslaan van het spul iets gebeurd? Verkeerde temperatuur, te veel licht, omgekieperd, etcetera en kwam dit pas na de verwerking aan het licht.
Die laatste zin is dan wel grappig gevonden.
Wss procesinrichting zo geweest dat dit niet nodig is al de leverancier levert wat ze horen te leveren. Miss met keuren van inkomende goederen deze er doorheen geglipt. (En bij leverancier dus bij uitgaande er doorheen geglipt)
Uiteindelijk test je volledig risico gebaseerd. Je zal nooit 100% halen. Na een tijdje is het verschil tussen het implementatie van testen en het pakken van je verlies zo klein dat logischer om de situatie te accepteren.

Dat is altijd het geval bij productie processen. Het is zelfs mogelijk dat de kosten om 65% dekkingsgraad te halen uiteindelijk de helft is tov de kosten bij een dekkingsgraad van 70%

Zolang je geen expert ben kan je er niet over oordelen en is het altijd koffiedik kijken
TSMC maakt 12.000.000 dus bijna 33.000 per dag als je rekening houd met 3 ploegen diensten per dag en geen weekenden vakanties en stilgelegde productie voor onderhoud.
die 10.000 kan dus wel eens minder als 1 shift zijn.
Dow Chemical is een Amerikaans bedrijf, niet Japans.
Gezien de kosten van het productieproces had ik toch verwacht dat dit veel eerder was opgemerkt, niet pas na 10.000 wafers. Nvidia ging deze week al onderuit op de beurs, ben benieuwd of dit ook impact gaat hebben.
160$ --> 135$ ik denk dat ze het al gehad hebben...!
Een wafer kan 600 tot 1000 stappen ondergaan over een periode van twee tot drie maanden. Pas na de laatste stap kan er volledig getest worden en wordt duidelijk wat de yield van een batch geworden is.

Natuurlijk wordt er voortdurend tussentijds getest, maar dat is nooit een volledige test. Blijkbaar is hier iets misgegaan wat pas later in het proces duidelijk werd. Als je er na vier weken achter komt heb je duizenden wafers per productielijn in het proces zitten.
1 litho machine doet duizenden wafers per dag
Hoeveel chips haal je uit een wafer, hoe lang duurt het productieproces voor je weet of een chip goed is, hoeveel wafers verwerkt men per dag, ... kortom hoe "erg" is dit.

Beetje meer achtergrondinformatie bij dit artikel is wel gewenst.
dat is het idd.

meerdere stappen in productie, dan nog een tijdje verschepen voordat je productietest doet op wafer.

dusja dat er ondertussen nog meer wafers gemaakt zijn, verbaast me niet.

zo een EUV machine is nu aan 125 wafers/uur (zie hier : nieuws: ASML wil in 2019 euv-chipmachines voor 170 wafers per uur leveren )

Nuja dit is wss nog zonder EUV, maar geeft een grote-orde.
Hopelijk maakt hierdoor het 7nm process een grotere stap. Zou goed zijn voor TSMC/AMD!
Ik vermoed van niet, 14 nm -> 7 nm is niet simpel op de computer wat nummertjes veranderen en dan chips op een ander procedé maken.

In dit geval moet er gewoon nieuw materiaal worden aangevoerd dat wel aan de kwaliteitseisen voldoet waarmee ze de capaciteit weer kunnen oppakken. Tienduizend wafers is ook weer niet zo heel groot aantallen dat ze een heel design process gaan doen (kost meerdere jaren vs een week productie).
Je hebt duidelijk geen ervaring in werken bij grote (echt grote) productiemaatschappijen. De grote spelers die al jaren een naam hebben gaan niet op kwaliteit beknibbelen.
Dit is een leverancierskwestie, daar zijn kwaliteits en prijsafspraken mee gemaakt welke incidenteel niet worden nagekomen. De toeleverancier gaat echt niet uit het niets slechte kwaliteit leveren om wat centen te besparen.

[Reactie gewijzigd door Morress op 22 juli 2024 23:50]

Exact. Ze kiezen bewust voor goede kwaliteit en de daarbij behorende duurdere prijs. Grote spelers verdienen ze toch wel terug.
Helaas wel, ik heb ook als engineer in de semiconductor-industrie gewerkt. Echt schandalig hoe je als leverancier geregeld uitgeknepen wordt door klanten, al helemaal grote spelers. En ja, ook op bedrijfskritische onderdelen.
Waar baseer je dat op? Als je al jaren hoogwaardig materiaal bij één leverancier inkoopt en er nooit problemen mee hebt gehad en er een keer een slechte batch bij zit kan gebeuren lijkt me. Als je zo goedkoop mogelijk wil hop je van de ene leverancier naar de andere, wie maar de beste aanbieding heeft. Ik denk dat je, als je voor zo goedkoop mogelijk gaat je niet in Japan inkoopt, eerder in China of de Korea's
Dit soort opdrachten kun je niet even van de ene naar de andere leverancier hoppen. DIe machines moeten geheel ingeregeld worden voor de productie van wafers naar de specs van de klant.
Is geen print-service waar je lukraak verschillenden opdrachten naar uitvoert.
Hmmm, jij hebt inzicht in de prijsafspraken tussen TSMC en de diverse klanten?

Ik verwacht eigenlijk dat TSMC (en andere fabs) prijzen per wafer rekenen en dat de prijs voor de consument dan afhankelijk is van vraag/aanbod, grootte van de chip, technologie... en dat een foutje met 10k wafers door fotoresist niet in de eindprijs terug te vinden is.

Op dit item kan niet meer gereageerd worden.