Johan de Gelas van Ace's Hardware heeft het tweede deel van zijn Memory Guide online gezet. In dit deel worden met name de verschillen tussen DDR SDRAM en Rambus DRAM besproken. Zoals bekend is de hoge latency één van de grote problemen van Rambus geheugen. Uit de berekeningen van Ace's blijkt dat PC2100 SDRAM met 266MHz bus voor een 800MHz processor een bijna twee keer zo lage latency heeft als PC800 Rambus op een 133MHz FSB:
But how does DDR SDRAM compare with Rambus? As you know Rambus and SDRAM use the same memory cell technology, only the interface is different. Therefore, the Column Access latency (CAC) of RAMBUS is about the same the same as the CAS latency of the SDRAM. Rambus has CAC latency of 8 cycles of 2.5 ns (400 MHz), PC100 has a latency of 2 cycles of 10 ns.The Rambus channel sends out the data twice as fast as the SDRAM, but the SDRAM can send out the first 8 byte without waiting, while Rambus has to transfer 16 bytes. As Rambus can send 2 bytes every cycle, it takes 4 cycles of 2.5 ns to transfer 16 bytes or 10 ns.
The Memory Translation Hub adds no less than 7 cycles to CAC latency, which should make you understand why the i820+MTH+SDRAM solution is extremely slow. [break] De hoge Rambus latency kan onder andere verlaagd worden door de memory controller in de processor te integreren, waardoor twee extra cycles voor het passeren van de northbridge vermeden worden. De Playstation II heeft al een geïntegreerde memory controller en de Alpha 21364 en mogelijk ook Willamette-479 zullen hier gebruik van maken. Het het verhaal van Ace's blijkt bovendien dat de i820 chipset niet volledig gebruik maakt van de mogelijkheid om tot 32 'pages' open te houden. De i820 heeft een beperking tot 4 pages, waardoor er onnodig veel page missers plaats vinden. De betere geheugen performance van de i840 is deels te verklaren door het feit dat deze maximaal 16 pages open kan houden: [/break] Now, before you believe Myth 4 ("Rambus is a worthless technology"), this should not be a problem for DRDRAM. The huge amount of sense banks could make sure that many more pages are kept open and that the percentage of page hits is much higher. This would decrease the average latency of Rambus significantly. However, the low-end i820 chipset can only maintain 4 of a total of 32 possible devices in the active state, and it can keep only 8 pages open. No wonder that Rambus performs quite a bit better with the i840, which can keep 16 chips and many more pages (32?) active!
