LoCL liet ons via de news submit weten dat Ace's Hardware wat interessante info heeft gepost over de DDR-II, de voor 2002 geplande opvolger van DDR SDRAM. Uit de Platform 2000 presentatie van Enhanced Memory Systems blijkt dat DDR-II gebruik zal maken van de ESDRAM technologie van Ramtron (waar EMS een dochteronderneming van is). ESDRAM gebruikt snelle SRAM buffers om de latencies voor het lezen van de DRAM cellen te verlagen. Omdat de row data vanuit de SRAMs wordt geserveerd kan de precharge latency voor het opnieuw laden van de condensators in de DRAM cellen omzeild worden:
"Ramtron found a more elegant solution. ESDRAM, a sort of cached DRAM, includes SRAM buffers. Those SRAM buffers contain the row data, and the controller can read those buffers instead of the sense amps (see part one to fully understand this). While the SRAM buffers are read, the sense amps can do precharge and refresh operations. In other words, those SRAM buffers can eliminate a latencies like the precharge latency (Precharge time (Trp)). And that is not all. Such SRAM buffers have lower CAS and RAS to CAS latencies, so if the buffers contain the right information, the critical word may be send in 5-6 cycles to the CPU instead of the 7 cycles that we have calculated for "normal" SDRAM. ESDRAM is also based on HSDRAM chips (HSDRAM is also developed by Ramtron) and can be clocked at higher speeds. ESDRAM offers little benefit for streaming applications (only slightly more bandwidth) but in most cases ESDRAM can offer a lot lower "critical word latencies".
De relatief hoge latencies van DRAMs vormen op dit moment al een zware bottleneck voor de performance van processors en in de toekomst zal dit probleem bij een verdere stijging van de kloksnelheid alleen maar groter worden. Dit lijkt ook de conclusie te zijn van InQuest Market Research, de organisator van de Platform 2000 conferentie. Volgens hen is de bandbreedte bij DDR SDRAM en Rambus geen groot probleem meer. De voornaamste bottle neck zit 'm bij de hoge latencies:
 |
De oplossing van Ramtron is dus een interessante methode om de latencies terug te brengen. Een verderde reductie van de latencies is mogelijk door de memory controller en de processor te integreren. Hierdoor kan minimaal 1 kloktik voor het passeren van de northbridge bespaard worden. Voor zover bekend zullen de Alpha 21364 en AMD Sledgehammer gebruik maken van een geïntegreerde memory controller.
