Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 12 reacties
Bron: X-bit Labs

Infineon heeft bekendgemaakt dat het de testfase van een belangrijk onderdeel voor zijn toekomstige FB-DIMM modules heeft afgerond. De Advanced Memory Buffer-chip verzorgt de seriŽle communicatie tussen de controller en de andere reepjes. Deze architectuur maakt het niet alleen mogelijk om meer bandbreedte te leveren, maar ook om meer geheugen per kanaal te plaatsen dan mogelijk is met de huidige gedeelde bus. Ondanks deze duidelijke voordelen kunnen er standaard DDR2-chips gebruikt worden en blijven de kosten dus binnen de perken. Infineon heeft zijn AMB gevalideert voor snelheden tot 6Gb/s per pin, terwijl zelfs voor DDR2-800 slechts 4,8Gb/s per pin nodig is. Deze ruime marge zorgt ervoor dat de kans op fouten minimaal is, aldus het bedrijf. Eind dit jaar moeten samples van complete reepjes klaar zijn, en het uiteindelijke product moet op de markt komen rond dezelfde tijd dat Intel de eerste chipsets af heeft die FB-DIMM ondersteunen, halverwege 2005 dus.

FB-DIMM presentatie slide
Moderatie-faq Wijzig weergave

Reacties (12)

Het voordeel van het ganse systeem is dus de uitbreidbaarheid waarvan huidige systemen door de elektrische capaciteit van de geheugenbus een serieus nadeel hebben.
Hoe hoger de snelheid van de geheugenmodules, hoe minder modules per kanaal. Iedere module erbij, belaste de bus elektrisch teveel. Fabrikanten hebben dit gedeeltelijk omzeilt met gebufferd geheugen: een extra buffer plaatsen die de bus minder belast, maar ten nadele van de snelheid.
Op ieder FB-kanaal zou je tot 8 modules kunnen plaatsen!

Met deze technologie kun je meer latten plaatsen, hogere snelheden halen ťn het ontwerp is simpeler: de traces op het mobo mogen nu verschillen in lengte doordat de data serieel verstuurd wordt.
Klein foutje ingeslopen: impedantie > capaciteit. Eventjes gemist doordat ik hele dag zitten zoeken heb naar betere speakers ;) Dan worden er een paar woordjes gemixt :+
Als ik het goed begrijp stouwt een controller data over een lijn, die de dimmetjes oppikt op basis van zijn identifier. Dit kan hij, door een goede buffer heel snel.

Het systeem is door unieke identifiers voor de dimms zeer schaalbaar.

Vat ik het zo goed samen?
mmm dit plaatje doet me heel erg denken aan een plaatje dat ik ooit eens op school gesien heb over de werking van rambus geheugen

kan zijn dat ik het verkeerd heb maar is dit ongeveer hezelfde :?
offtopic:
Als er nou ook grotere modules dan 1 gb worden gemaakt kunnen we ook ons geheugen gebruiken als "harde schijven" Want dat is nu echt de bottleneck in de pc. Maar dan moet het wel geheugen zijn waar iets op blijft staan, en niet als nu, als je je pc uit zet dat het weer weg is.
mja in theorie allemaal prachtig, maar tot nu toe kost chipsgeheugen in wat voor vorm ook (zelfs "simpel" flashgeheugen) nog altijd vťťl meer dan hdd-ruimte.

Als je echt wil, kan je tegenwoordig al een GB of 4 RAMkwijt in je systeem, en maak je daarop een RAMdrive; extreem snel, maar ook: crash=alles weg

Deze ontwikeling (FB-dimm) is hier niet echt op gericht, maar maakt het missch wel interessanter, doordat meerdere GB's aan geheugen kunnen geÔnstalleerd worden (latn we uit gaan van een 64 Bit systeem of zo) zodat onze ramdrive wat groter kan. Het tesamen gebruiken van veel modules is tot nu toe voorbehouden aan registered dimms, die eigenlijk in verhouding te duur zijn, misschien dat het nu ook voor de thuisgebruiker mogleijk wordt 6 latjes te gaan gebruiken.

Vooral de bandbreedte-honger van moderne processoren, en de massa-geheugen honger van heel wat app's (Longhorn bijv) zijn reŽlere stimulansen voor deze ontwikkeling.
<qoute>
mmm dit plaatje doet me heel erg denken aan een plaatje dat ik ooit eens op school gesien heb over de werking van rambus geheugen

kan zijn dat ik het verkeerd heb maar is dit ongeveer hezelfde
</qoute>

Ik heb voor je nagezocht in "Computer Organization fifth edition" van Carl Hamacher. Dit boek wordt op de Tu Delft bij Technische Informatica gebruikt.

Hoewel er een paar overeen komsten is dit niet dezelfde techniek. Rambus maakt gebruikt van differential signalling. Hier wordt gebruikt gebruikt van serial data overbracht (als ik het tenminste goed zien.. plaatje is niet helemaal duidelijk)

verschil is dat bij Rambus er 8 bytes tegelijk over 8 lijntjes worden geooid. Bij Serial data overdracht worden echt met bit of byte (ligt eraan hoe opgeslagen in de chip en de organisatie van de chips) tegelijk gedaan..

Ik heb nog geen duidelijkere plaatjes kunnen vinden. Maar wil je meer weten over de werking van geheugen dan verwijs ik je naar het boven genoemde boek ISBN 0-07-232086-9
Hoe verhoud dit systeem zich wat betreft latency tot de huidige ddr en ddr2 geheugens?
Latency lijkt me echt een probleem. De memory controller moet slim genoeg zijn veel gebruikt geheugen naar voren te halen en weinig gebruikt spul naar achteren te zetten.

Het is netjes dat deze aanpak 8.2 Gb/s ipv 6.4 Gb/s haalt. Echter er zijn nog andere mogelijkheden: bv de memory controller van de Opteron perst 12.8 Gb uit gewone DDR-333.
Infineon heeft zijn AMB gevalideert

gevalideerd.

Waarom lukt het jullie toch nooit om een berichtje van 100 woorden in ťťn keer foutloos te typen?

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True