GamePC over Rambus, DDR en QDR geheugen

De mannen van GamePC hebben een informatief stukje geschreven over verschillende snelle geheugenstandaarden. In het stukje wordt aandacht geschonken aan DDR, QDR en Rambus geheugen. Daarnaast wordt kort ingegaan op de verschillende front side bussen die gebruik van dit geheugen moeten maken. In het artikel wordt kort uitgelegd hoe al deze verschillende soorten geheugen werken en wat je er theoretische mee kan. Aangezien de meeste mensen langzamerhand zullen weten hoe DDR en Rambus geheugen werkt kun je hieronder een stukje vinden over QDR geheugen :

Quad Data Rate (QDR) is the obvious evolution from DDR, at least in terms of naming convention. RAM companies including Cypress Semiconductor, IDT and Micron has been actively pursuing QDR specifications along with JEDEC (Joint Electron Device Engineering Council). JEDEC is the one that specifies naming conventions in order to help standardize electronics devices. These companies' current focus is on QDR SRAMs (Static RAM), and it appears that what is being called QDR, may really be more akin full-duplex DDR. Current data sheets from IDT, show that their QDR SRAMs are capable of simultaneously writing and reading data in a DDR manner.

These SRAMs (whose current primary purpose is for high-speed telecom switches) are capable of moving data in and out exactly like DDR. However, the I/O ports are completely independent of each other meaning, it can perform a write even while reading. This dual-ported architecture is quite different from current system RAM designs where read or write operations can take place, but not at the same time.

The biggest obstacle with integrating this style of memory architecture is creating the memory controller. Especially with an asynchronous I/O interface such as the one presented with these RAMs, the current approach of designing memory controllers would have to change. With many companies struggling to get DDR up and running and many other still optimizing their SDRAM-based designs, this may take a while.

Reacties (24)

[Helox-in-a-box]

ja idd, QDR is even snel als DDR alser alleen geschrijven of gelezen wordt, alleen bij gelijktijdig lezen EN schrijven wordt de Q in QDR gehaalt

[BikkelZ]

Het is al zo dat als er en gelezen en geschreven wordt tegelijkertijd dat DDR echt 2 keer zo snel is. Dus QDR is 2x zo snel als DDR en SDR als er alleen maar gelezen of geschreven wordt op een moment.

[Wietse.]

Helaas wordt het grootste deel van de tijd gelezen in een PC. Dus echt veel verbetering zal het denk ik niet geven, dat QDR.

[Anoniem: 5240]

Oh ja?

Leg uit!

[mavink]

Waarom moet ik nu denken aan die verkopers die full-duplex netwerkkaartjes aanprijzen als '200 Mbit'...

[MeNTaL_TO]

En wat dacht je van de refresh?
Als je tijdens de refresh ook nog een keer info kan lezen levert dat aardig wat performance op.

[Anoniem: 4805]

Wat lul je nou, tuurlijk wordt er niet de hele tijd gelezen!!! voor alle data wat ingelezen wordt, zal een evenredige hoeveelheid data gescreven moeten worden naar het interne geheugen!!! Ook zal dit voor databases perfect zijn, deze namelijk een enorme belasting vormen op het geheugen, alle checkpoints die ook onder andere geschreven worden naar het intern geheugen, terwijl andere gebruikers records opvragen.!!! KAN DAT EINDELIJK SIMULTAAN GEBEUREN!!! perfect dus. zal uiteindelijk niet tot 2x zo hoge prestaties leiden als het DDR, maar wel WEER een enorme verbetering, maar voor hier een MOBO komt voor de particulier..... dat kan nog wel ff duren denk ik

MZZLS

[irrelevant]

Wat lul je nou, tuurlijk wordt er niet de hele tijd gelezen!!! voor alle data wat ingelezen wordt, zal een evenredige hoeveelheid data geschreven moeten worden naar het interne geheugen!!!

Nee hoor, juist andersom! Voor alle data die geschreven wordt, zal een evenredige of grotere hoeveelheid data gelezen moeten worden. (Bedenk even wat voorbeeldjes waarin geschreven wordt: x++, x = y+z, zelfs bij x +=5 komt die 5 uit het code geheugen.)
En vaak lees je ook nog dingen zonder dat je iets wegschrijft. Vb: if x>y ... leest niet alleen x en y maar ook programmacode.

alle checkpoints die ook onder andere geschreven worden naar het intern geheugen, terwijl andere gebruikers records opvragen! KAN DAT EINDELIJK SIMULTAAN GEBEUREN!

Bedenk wel dat tegelijkertijd lezen en schrijven van x niet kan. Je kunt wel tegelijk x schrijven en y lezen, maar locks op x die consistentie moeten waarborgen kun je echt niet vermijden door slim geheugen.
(Wat zou er gebeuren als je het toch probeert?)

[Boeing]

Beetje misleidende naam dat QDR, net alsof je vier klokflanken hebt. (Ook nog een naar links en naar rechts?) Ze hadden het beter iets van SDDR (simultanious DDR) kunnen noemen.

[Delerium]

Ik meende dat je voor kloksignalen altijd een soort functie (zeg sin(x)) hebt. Maar een chip heeft geen negatieve kloksignalen, dus ' moet' je de modus van sin (x) nemen. (ofwel alles negatieve waarden speigelen in de x-as).
Dan zie je 2 toppen tijdens 1 klokslag. Je zou dan beide stijgende en beide dalende flanken kunnen gebruiken voor signaal-overdracht.
En 2+2 is 4. DDR onderscheidt op de toppen, net als AGP 2x. AGP 4x is ongever hetzelfde concept als QDR. (maar hoe APG 8x gaat werken, daweeknie).

[irrelevant]

Nee hoor, altijd als je hier diagrammetjes over ziet zijn het blokgolven met schuine overgangen. Kijk ook maar eens in het GamePC artikel.

Dolle Dries geeft het goed weer met _|¯| (hij trekt alleen niet de juiste conclusie zoals blissard aangeeft). Het is niet
\____/\____/ (hoog en laag omdraaien) dus geen 4 flanken. Die 2 flanken in het midden zouden zo ook veel te dicht op elkaar zitten. Als dat zou kunnen zouden we ook de huidige technieken met veel hogere frequenties kunnen gebruiken.

[DolleDries]

Het zijn er ook 4 !!
Kijk zelf maar _|¯|

[blissard]

een flank is de opgaande/neergaande lijn. dus toch maar 2.

[NiGeLaToR]

Als ik het dus goed begrijp is QDR eigenlijk de Full-Duplex versie van DDR ? Das eigenlijk een eenvoudige manier om datadoorvoer te verdubbelen natuurlijk, als je controller de extra doorvoer maar kan verwerken.

RDRAM zit altijd in zo'n metalen behuizing, maar DDR niet. Waarom is dat? Is DDR veel minder gevoelig voor invloeden van buiten, of wordt het gewoon niet warm ofzo?

[GarBaGe]

Optie 2: RDRAM wordt echt HEET en DDR niet

[Gameboy]

RDRAM heeft een metalen plaat over de chips om de warmte gelijkmatig te verdelen over alle memory-chips. Dit moet omdat bij RAMBUS geheugen niet uit alle chips tegelijk gelezen hoeft te worden, in tegenstelling tot SDRAM.

RAMBUS werkt serieel, en dus kan het best zijn dat alle data die je wilt lezen allemaal in een enkele chip op de geheugenstrip staat. Deze ene chip wordt dan veel heter dan de andere chips op het plankje, en dus hebben ze een heat-spreader erop gezet om de warmte over alle chips te verdelen.

Bij SDRAM wordt uit ALLE chips op het plankje tegelijk en evenveel gelezen (parallel) en worden alle chips dus even warm, en heb je geen warmteplaat nodig...

[GarBaGe]

He, waar is die posting gebleven over of dit bankje nou registred of unbuffered is
Weet iemand het verschil

[White Feather]

Bij registered/buffered geheugen wordt het signaal (ik weet niet meer of het bij lezen of bij schrijven was) 1 kloktik lang in een registerchipje vastgehouden. Dit is om de boel stabieler te houden als je je bord helemaal gaat volplempen met supergrote/superveel dimms van 512 mb enzo. Vooral interessant voor servers dus. Nadeel is dat het iets langzamer is: registered cas3 geheugen presteert in feite als cas4 geheugen. Ze zijn dus vrij speciaal en daardoor erg duur.

[Heerlijkedag]

Rambus geheugen is paralel, en Dim is serieel!
Bestaan er eigenlijk ook moederborden die beide
(dus Rambus- én Dimgeheugen) ondersteunen?

[dion_b]

Rambus geheugen is paralel, en Dim is serieel!

Da's de zaken een beetje omdraaien. RAMpBUS is serieel, met een 16 bit databus, SDRAM (of het nou SDR of DDR of voor mijn part QDR is) is parallel met een 64 bit databus.

En of er moederborden zijn die beiden ondersteunen...

3 letters: MTH

[matsmode]
OK, leg ik het nog één keer uit: de i820 (Camino) chipset gebruikte single channel RAMpBUS geheugen. Dit presteert op zich al beroerd (itt dual channel, dat voor 1/3 van de prijs best aanvaardbaar zou zijn), maar Intel zag in dat de overstap naar een nieuwe geheugentechnologie erg groot ging zijn, dus besloten ze om een vertaalchip, de M(emory)T(ranslator)H(ub) te ontwikkelen, waarmee SDRAM op een Camino mobo geplakt kon worden.

Probleempje 1: RDRAM=snelle transfer maar hoge latency, SDRAM=langzame(re) transfer maar lage latency. De MTH kon natuurlijk niet de RDRAM latency laten verdwijnen, dus je kreeg hoge latency en langzamere transfer snelheden. Raad maar wat dat met je performance doet.
Probleempje 2: de MTH zat vol bugs en liet je sys vaak crashen.

Begrepen?
[/matsmode]

[mvds]

Lijkt wel of het VRAM en WRAM van vroeger weer terug aan het komen is. Grappig dat ze oude technieken nu gaan toepassen om de huidige apparatuur te versnellen. Alleen nu dan op SRAM en niet op DRAM zoals dat vroeger gedaan werd.

[Boomrups]

Zal mij allemaal worst wezen, zolang het maar sneller gaat!
(en niet te duur wordt natuurlij

[henk jansen]

zeg je dat ook bij de aanschaf van je CPU?

wat wordt het meneer, duron of celereon?

-maak nie uit als maar sneller is!

[Omega_Shiva]

Ik wel. Snel, geen probleem en niet te duur. (AMD dus in dit geval)