LostCircuits heeft een zeer interessant artikel online gezet over EDDR, een geheugentechniek die nog in ontwikkeling is, maar die met een beetje geluk in 2002 als DDR II de markt op komt. EDDR gebruikt een hele slimme truc om de latency te verlagen en dus de datadoorvoer te verhogen. Huidige DRAM chips moeten voor het lezen of schrijven namelijk eerst de goede row (RAS) en column (CAS) in een DRAM veld selecteren. Dat kost tijd, 4 tot 6 clockcycles, een eeuwigheid voor de hedendaagse CPU's met hoge multipliers.
Bij EDDR wordt de hele row tegelijk ingelezen en in een klein stukje SRAM gezet. Een aparte decoder vist daarna de juiste column eruit, de hele CAS latency zoals wij die nu kennen verdwijnt dus. Een ander voordeel is dat een 'pagina' van het geheugen niet open hoeft te blijven, zodra deze is gecached kan de row weer opgeladen en gevult worden. Mocht daarna een andere pagina worden opgevaagd (en dat is zo in 70% van de gevallen) kan EDDR meteen beginnen, terwijl alle huidige DRAM smaken 2 of 3 cycles latency ondervinden in dezelfde situatie:
Overview of the EDDR architecture: The most noticeable difference between the proposed EDDR and a conventional design as shown above is that there are no more column select lines going into the array. The secondary sense amps have been replaced by a direct mapped 8 kbit SRAM row cache. Address selection on the level of column addresses is done by a column decoder accessing the individual addresses within the row cache. Since unwanted feedback to the DRAM array is eliminated almost completely, the read (data out) path can carry a stronger signal at higher velocity. Note that the red hemi-row select lines are separate for each hemi array of sense amps (this will become important a little later). The overall die overhead compared to a standard SDRAM (DDR-SDRAM) chip is estimated to be in the order of 1.4-1.7 %. That means that the overall chip size will be roughly 1.4-1.7% larger than with a conventional design.
Ander voordelen van EDDR zijn het lage stroomverbruik, in normale situaties is het al ongeveer 45% lager dan het huidige DRAM omdat het niet nodig is om pagina's open te houden, maar het kan nog beter... Door de hele DIMM op idle te zetten zodra de rows gecached zijn zakt het stroomverbruik met 99%, met als enige nadeel dat er 1 cycle latency bijkomt om weer 'op te starten', iets wat je in officeapplicaties niet eens zult merken, ideaal dus om toe te passen op laptops en andere draadloze apparatuur. Minder stroomverbruik betekent overigens ook minder hitte en dus lijkt het enige kleine nadeeltje van EDDR de vergroting van de diesize met minder dan 2%. Het wachten is nu alleen nog op JEDEC om EDDR officieel om te dopen tot DDR II.
Thermo en JumpStart wezen ons erop dat ook HardOCP een artikel online gezet heeft over deze ontwikkelingen. Zij hebben ook gesimuleerde benchmarks van het nieuwe systeem:
 |
/u/720/crop5e94afed7fd2b.png?f=community){kind=small}
/u/6289/crop641dc9067158c_cropped.png?f=community){kind=small}
:strip_icc():strip_exif()/u/2322/crop59490feaddd61.jpeg?f=community){kind=small}
