Micron Mamba chipset details

Micron Semiconductor heeft hun Microprocessor Forum presentatie over de mogelijkheden van embedded DRAM in PDF formaat online gemikt. Dit .PDFje geeft wat interessante details over Micron's Mamba Athlon chipset, waarin eDRAM toegepast wordt als L3 cache ('eCache'). De Mamba chipset werd hiertoe gevuld met 8 eDRAM cores van elk 1Meg. De bandbreedte van deze eDRAM cores is 2,4GB/s en de latency bedraagt 5 klokcycli. Tesamen leveren ze de gigantische bandbreedte van 9,6GB/s sustained en 19,2GB/s burst, ver boven de maximale bandbreedte van de frontside bus.

Het principe van de Mamba chipset zou daarom ideaal kunnen zijn in situaties waarbij de totale FSB bandbreedte groter is dan de geheugen bandbreedte, zoals bijvoorbeeld het geval is bij de 760MP chipset. Afgezien van de bandbreedte beperking heeft het gebruik van eCache volgens Micron een duidelijke verlaging van de geheugen latencies tot gevolg. Dit betekent minder neuspeuterij als de processor moet wachten op data uit het geheugen, zodat de CPU z'n execution units beter kan benutten en de performance omhoog gaat - volgens Micron zelfs met 15%:

Reacties (14)

[_Gekkie_]

Ok.. ff voor de leken onder ons

Wat heeft dit in godsnaam voor voordelen??

[Femme]

<table><tr><td width=490><center><img src='http://athena.tweakers.net/ext/i.dsp/972263567.gif' width=293 height=244 alt="Proc/northbridge diagram"></center></td></tr></table>
Kijk, je hebt een chipset met een FSB van 2,1GB/s naar de northbridge. Het geheugen hangt met 2,1GB/s aan de northbridge. Als de proc iets nodig heeft wat niet in z'n eigen L1 of L2 cache zit dan moet-ie helemaal naar het geheugen. Dit duurt voor een processor ongeveer net zo lang als wanneer jij een pak melk uit de supermarkt moet halen als-ie niet meer in je koelkast zit .

Als je nou alvast bij de oprit van je huis een pak melk klaar hebt staan dan gaat 't véél sneller .

De L3 cache van de Mamba chipset heeft een bandbreedte van 9,6GB/s. Zoals je ziet is dat véél meer dan de bandbreedte tussen northbridge en de processor. Dit kan dus nooit helemaal benut worden, maar desondanks heb je wel het voordeel van de lage latencies als de northbridge direct de data vanuit z'n cache kan terugsturen naar de proc ipv dat alles eerst uit het geheugen gehaald moet worden (dat kost extra handeling, op de fiets springen: winkel inlopen, pak melk zoeken, afrekenen en terugfietsen ).

[_JGC_]

Dat voordeel heeft een K6/3 ook. Dat maakt hem de beste K6 die er is. Ik heb zelf 1MB L3 cache, dat versnelt wel aardig (maar mijn wil er niet sneller mee, dus is het doelloos)

[_Gekkie_]

Thnx

[Verwijderd]

Beetje erg slecht grafiekje. Maar de vraag blijft: wat zijn de prijzen. 8Mb aan L3 cache klinkt lekker, maar eerst ff weten of het betaalbaar is.

[Verwijderd]

Toen de plank net bekend werd, was er sprake van "het op nuttige maar niet zo dure wijze opvullen" van anders toch maar ongebruikte space op de mamaplank. Er hoefde niet veel geknutseld te worden, dus ofdat het inderdaad zo duur wordt? Ik betwijfel het, want 8 mb dram, zo duur zal dat toch niet zijn? Nah jah, allicht duurder dan dat pak melk van hieronder

[dataworm]

Het betrof het op nuttige wijze opvullen van anders niet bruikbare ruimte op de chipset. De extra kosten hiervan kunnen nooit veel zijn. De belangrijkste kostenpost bij het produceren van chipsets etc. is de die-size en die wordt hierbij niet groter. Het is alleen voor te stellen dat de yield wel iets omlaag gaat.

[Hillie]

Het probleem is tweezijdig:

1) Het is een nieuwe techniek. Dus kost het meer.
2) Het is veel geheugen. Dus is het duur.

Zeker als deze snelle cache 8MB aan SRAM heeft, dan wordt het alweer een prijzig verhaaltje. Maar goed, eerst maar es afwachten wat het daadwerkelijk wordt.De toekomstverwachtingen zijn sowieso al dat 80 tot 90% van de area in chips geheugen wordt (dat vooral in die embedded systeempjes enzo).

[Verwijderd]

Ik zou zeggen : driezijdig, want het geheugen moet on-die geplaatst worden, dus blijft de yield lager.

[Verwijderd]

Dit is al een oude truc. Door chipsets kun je het pad naar het geheugen breder maken. Compaq deed dit ook in zijn servers naar het gewone geheugen, hier gebeurt het met de cache. Als je een chipset ontwerpt kun je zelfs L4-oneindig aan cache implementeren met een bepaalde breedte. Goede ontwikkeling want hiermee kun je leuke prestatieverbeteringen realiseren. Er is nog zo'n truc die het helaas nooit gemaakt heeft, hardware compressor tussen je geheugen en proc.

[Verwijderd]

Gaan we dit ooit nog in een consumenten product zien, op een Asus bordje bijvoorbeeld, or what?

Of is dit een weer een kewl studie object voor onze Micron medewerkertjes?

Laat Micron nou consequent marktaandeel liggen, door geen van die fantastische producten ooit te op de markt te zetten?

[Verwijderd]

Het zou wel interressant zijn om te zien wat deze chipset doet in combinatie met een Dual AMD CPU... Dat lijkt me lekker gaan...

[0rbit]

"embedded DRAM in PDF formaat" ?

[Verwijderd]

Precies, we moeten niet meteen te hard van stapel lopen, misschien is deze Manga, uhm Mamba Shit, een erg duur geintje, Ik hoop dat het te betalen is, want het ziet er veel belovend uit!