Micron 'Mamba' Athlon chipset met onboard L3 cache

Van Smith, handlanger van Uncle Tom, heeft een verslag gepost over de eerste dag van het Microprocessor Forum 2000 in San Jose. Micron heeft op deze eerste conventiedag bekend gemaakt dat ze na hun inmiddels stopgezette 'Samurai' DDR-chipset voor de P6, nu ook voor de AMD Athlon een DDR chipset gaan maken. Deze chipset zou nog wel eens een formidabele concurrent kunnen gaan worden voor de AMD en VIA Athlon chipsets. Micron merkte namelijk dat een groot gedeelte van hun chip niet gebruikt werd, en heeft die overgebleven ruimte gebruikt om een L3 cache van maar liefst 8 MB te integreren in de chipset:

Micron blew the doors off of a much more powerful core logic controller. This DDR SDRAM chipset, dubbed "Mamba", is designed for the AMD Athlon and leverages design lessons learned from the Samurai. In designing the Samurai, Micron noticed that 40% of its die was unused white space. Wasted silicon translates into wasted money, so Micron searched for a way to more efficiently use the Samurai's die. The Idaho based memory company came up with the idea of embedding an eight megabyte L3 cache into the chipset! Christened "eCache," this L3 cache memory can maintain 9.6 GB/s of sustainable bandwidth. By fabricating eCache on the same die as the memory controller, Micron can reduce latencies by up to 50%!

Obviously such a large, fast cache fabricated intimately with the memory controller can have a profound impact on performance. Micron claims up to a 15% increase in real system performance, which might even be conservative. Micron also asserted that the added cost for the eCache is minimal - "virtually free" are the words Micron's Dean Klein used. An interesting point about this chipset is that the core logic controller is fabricated with a 0.18 micron process while the eCache is implemented at 0.15 microns.

Micron's Mamba might very well turn out to be the standout product of this year's MPF.

Snel zal het beestje nog niet op de markt komen: hij bestaat voorlopig alleen nog maar experimenteel.

Reacties (24)

Dit geheugen heeft een cycle lagere latency dan je gewone RAM doordat het Emedded is ..
hubba hubba ...
Een nadeel is wel dat je bij het overklokken vast zit aan de maximale snelheid die je L3 geheugen aankan ... .. maarja ... wel vette performance increase .... I want one !!!!

Wie wil er nog overklokken als dat ding sowieso 15% sneller is? En bovendien worden AMD chips totnogtoe via de multiplier over geklokt. Maar aangezien daar een einde aan gekomen lijkt te zijn, blijft er natuurlijk de mogelijkheid over om een Athlon of Duron bedoeld voor een 200MHz FSB te laten draaien op een 266MHz FSB. Dan zou je evt nog kunnen kiezen om daar nog een paar % bovenop te doen, aangezien je dan nog steeds binnen de specs draait.

En als laatste optie zou je die controller chip zelf natuurlijk ook actief kunnen gaan koelen.

Gaat dit niet een gruwelijk dure high-end server chipset worden? Als je 8 MB cache op een chipie pleurt, lukken er weinig chips van de honderd (hoe heet dat woord ook alweer... kan er ff niet op komen) en dat drijft de prijs natuurlijk op. Maar dit gaat wel een ranzig snelle controller worden. Ik denk niet dat je dit van je maandloontje kan kopen ....

Volgens Micron niet.

Micron noticed that 40% of its die was unused white space. Wasted silicon translates into wasted money, so Micron searched for a way to more efficiently use the Samurai's die.

lukken er weinig chips van de honderd (hoe heet dat woord ook alweer... kan er ff niet op komen)
yield heet dat.

Micron also asserted that the added cost for the eCache is minimal - "virtually free" are the words Micron's Dean Klein used.

Dus eerst lezen voordat je gaat posten.

Kan iemand mij uitleggen hoe het komt dat ze vrije ruimte op een die hebben zodat ze 8 Mb cache er in kunnen zetten. Ik dacht altijd dat cache het duurste was aan je processor. Duron is goedkoper dan Thunderbird, reden minder cache. Hebben ze niet iets verkeerd ontworpen aan die chipset als ze er opeens achterkomen dat ze ruimte overhebben.

Ik neem aan dat deze cache wel een stukkie trager is dan die op je processor en daarom goedkoper is. (Hoeveel GB/s is de cache op een T-Bird 800?) Anders zouden de yields wel lager worden en de prijs dus veel hoger zijn.
Maar dan nog moet het volgens mij al een aardig dure chipset zijn, want de oppervlakte die de cache in beslag neemt (of de lege oppervlakte) zal toch aardig wat mm^2 zijn, dus dat kost wel wat.
Ik vraag me af of ze niet een veel kleinere chip kunnen maken zonder cache, maar ook zonder veel lege ruimte, die dan goedkoper is.

Waarom houdt Micron plaasts over op z'n chipsets? Eigenlijk is dat heel simple:
'n IC bestaat voor 'n gedeelte uit rondom geplaatste I/O pads. Deze pads zijn er om het IC met de buitenwereld te verbinden. Daar I/O pads groot zijn (ze moeten heel wat stroom kunnen leveren of verdragen) nemen ze dus veel ruimte in. Helaas kun je je I/O pads niet zo maar hier en daar neergooien. Daarom worden ze naar de randen van de chip verplaatst. Als je dus 400 pinnen op je chip hebt, dan worden de minimale afmetingen op voorhand door je I/O pads bepaald: Je omtrek van de chip is gelijk aan ongeveer 400 * breedte van 'n I/O pin.
Dus je houdt 'n hoop ruimte aan de binnenkant van de I/O pads over om leuke dingen te doen. Deze ruimte is bij de Samurai niet gebruikt. Maar bij deze nieuwe chipset gaan ze die ruimte gebruiken voor cache geheugen.

Omdat dit cache geheugen op 'n lagere snelheid loopt dan CPU (het is immers EXTERN) is de technische chalenge voor dit cache niet zo hoog. Athlon EV6 bus op 266Mhz DDR met 'n cache op 532Mhz is alles wat nodig is.

Damn, dit is erg strak. Latencies worden toch al een steeds groter probleem nu de verhouding tussen busspeed en de kloksnelheid van de processors steeds groter wordt (200/266MHz FSB met snel geheugen brengt hier al wel enige uitkomst).

Nu alleen hopen dat Micron ook daadwerkelijk produkten op de markt gaat brengen of licenties voor deze chipset uitgeeft aan bijv. VIA. Micron heeft allerlei leuke technieken in huis (Rendition erfenis, embedded DRAM), alleen doen ze er tot dusver zo weinig mee.

virtually free --- reduce latencies by up to 50%!"

Mamba Mia

AMD heeft met de K6-3 al eens aagetoond dat tri-level cache wel degelijk de moeite waard is.

Heb nu een K6-3 400, het gekke ding is minstens 25% sneller dan de K6-2 400 die ik ervoor had...

voor diegene die naar een link zochten:

www.tomshardware.com/business/00q4/001011/index.html

[edit]
niet overbodig toen de eerste versie van dit nieuwsbericht hier stond met naam : "Tomshardware over microprocessor forum" waarbij geen link stond. Maar Jasper heeft gelukkig de nieuwspost heftig geedit.

Slim! Geheugen is een grote bottleneck en dat wordt alleen maar erger met 1+ GHz processoren. Nu kunnen de anderen niet achterblijven. Dat wordt smullen

Op zich wel een goed idee.
De reden dat ze zo veel ruimte overhouden is volgens mij het lage productieproces. 0.18µ is best wel laag voor een chipset. De meeste chipsets die je nu op bordjes vind zijn 0.25µ of zelfs nog 0.30µ. Dat geeft ze die ruimte.

Is de vraag eigenlijk alleen wat het L3 doet bij overclocken en naar welke markt deze chipset gericht zal zijn. Samurai was vooral bedoeld voor highend workstations en servers en dat is waarschijnlijk ook de markt waar deze chipset op gericht wordt. Dat betekend dus dat ie duur wordt. Maar ja eerst maar eens afwachten wanneer er previews komen en wanneer ie dan uitkomt enz.


* 786562 ThaVinny

Hmmm, als Razer (je weet wel van de boomslang muis) kwaad wil, wordt het weer gezeur om de typenaam 'Mamba'. De opvolger van de boomslang heet namelijk de mamba, een muis waar ik al ff op w8!

Deze mamba chipset heeft alleen de codenaam mamba. Als hij ooit op de markt komt zal hij wel een fantasieloze naam als "Micron MT266" oid krijgen. Razer heeft dus geen poot om op te staan.

Bovendien is mamba niet direkt een nieuw woord, het is namelijk gewoon een slang. Wie kent er nog Elite? Lekker schieten op Pythons, Mambas, Vipers (als je dood wilde), enzovoort.