In de aanloop naar de Hot Chips-conferentie van volgende week heeft IBM alvast de specificaties van zijn Power7-serverchip onthuld. De 45nm-processor bevat acht cores en gebruikt het zuinige edram voor zijn gedeelde, 32MB grote L3-cache.
In vergelijking met sram, dat normaliter voor L3-cache wordt gebruikt, neemt edram minder ruimte op de chip in beslag. Bovendien verbruikt dit type geheugen minder stroom. Zo kost edram maar een derde van het oppervlak dat sram nodig heeft, terwijl in idle-stand edram slechts een vijfde van het opgenomen vermogen van sram gebruikt. IBM was hierdoor in staat om 32MB-L3-cache in het midden van de processor-die te integreren, aldus CNet.
Bij de oudere Power-chips, waaronder de dualcore-processor Power6, werd voor de L3-cache gebruikgemaakt van sram en was dit geheugen op een losse module geplaatst. Weliswaar is sram sneller dan edram, maar omdat de sram niet op de processor-die kan worden geplaatst, heeft sram in de praktijk toch een zes maal zo hoge latency als edram. Het nadeel is dat de inhoud van edram periodiek ververst moet worden, maar volgens IBM heeft dit nagenoeg geen impact op de systeemprestaties. IBM kondigde zijn edram-technologie in februari van 2007 officieel aan. Edram is al eerder gebruikt voor processors in consoles zoals de GameCube en de Wii. Dat betrof echter de 1T-sram-technologie van het bedrijf MoSys. IBM heeft 256kB-L2-cache per processorkern gereserveerd.
In tegenstelling tot de Power6-chip, die vooral was ontwikkeld om zeer hoge kloksnelheden te halen, heeft IBM bij de Power7-architectuur vooral de parallelle verwerking van gegevens als uitgangspunt genomen. Niet alleen heeft IBM de chip uitgerust met maximaal acht cores, maar elke processorkern kan tegelijkertijd vier threads uitvoeren. Ook maakt IBM in zijn Power7-cpu weer gebruik van het out-of-order uitvoeren van instructies. Bij de vorige generatie moest die feature sneuvelen om de Power6-chip hoger te kunnen klokken. De Power7-chip zal ook geleverd worden in een configuratie met twee of vier cores.
De Power7 beschikt over een dubbele ddr3-geheugencontroller die een geheugenbandbreedte oplevert van in totaal 100GB/s. De Power7-chiparchitectuur is schaalbaar tot en met 32 processorvoetjes en de bandbreedte per smp-kanaal op de chip bedraagt 360GB/s.
Ook heeft IBM een aantal failsafe-technologieën voor het geheugen ingebouwd. Zo is de chip voorzien van 64bit-ecc-ondersteuning en kunnen delen van het geheugen worden gekopieerd met een op raid-1 gelijkende methode.
Voor de productie van de Power7-chips gaat IBM gebruikmaken van een 45nm-soi-procedé met koperen interconnects. De Power7-die meet 567mm2 en huisvest 1,2 miljard transistors. De chip is binair compatibel met de Power6-architectuur. De kloksnelheid van de nieuwe serverchip is niet bekendgemaakt, maar zal lager uitvallen dan de 5GHz van de Power6-cpu. De prestaties van de Power7-processor zullen echter beduidend beter zijn dan die van zijn voorganger. Naar verluidt zou IBM al Power7-systemen in zijn laboratoria hebben draaien.