Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 6 reacties
Bron: Presseagentur.com, submitter: Rone

Qimonda geheugenchipsQimonda en Nanya hebben een persbericht de deur uitgedaan waarin de twee bedrijven melden dat ze zijn begonnen met de massaproductie van geheugenchips die gebakken zijn met een 75nm procédé. Het geheugen is het resultaat van een samenwerkingsverband die de twee bedrijven in 2002 aangingen. Het 75nm DDR2-geheugen heeft een capaciteit van 512 megabit en in de toekomst kan het procédé gebruikt worden om chips te fabriceren met een capaciteit van 1 of 2 gigabit. Tevens willen de bedrijven het procédé gaan inzetten voor de fabricage van snellere smaken geheugen zoals DDR3- en videogeheugen.

Moderatie-faq Wijzig weergave

Reacties (6)

Jammer dat er verder niets over de specs gezegd word.
Ben wel benieuwd of dit nu ook sneller kan of lagere latencys heeft.
Voornaamste voordeel van deze ontwikkeling is dat chips op 75nm een lagere spanning vereisen dan de gangbare 80 of 90nm chips en daardoor hogere kloksnelheden kunnen behalen.
In feite is het vergelijkbaar met de vooruitgang die we al jaren bij processoren zien :)

Lagere latencies zijn, zoals Countess al aangeeft, inderdaad niet mogelijk bij DDR2. JEDEC biedt daarvoor geen ondersteuning in haar SPD-specificaties (zie Byte #18).
Er wordt vaker buiten JEDEC specificaties gewerkt, zoals het extreme geheugen van corsair ofzo. het aantal MHz wat zij aanbieden gaat ook buiten de JEDEC specificaties voor bv DDR ram.
Dat hoef je mij niet uit te leggen hoor. De kloksnelheid wordt door talloze fabrikanten hoger ingesteld simpelweg omdat hiervoor geen ondersteuning in de SPD aanwezig hoeft te zijn. Factoren die hierbij een rol spelen zijn o.a. de geheugencontroller, het BIOS en de chips moeten het aankunnen.

Dit is anders bij de CAS Latency. Het is technisch gezien onmogelijk om maar één klokcycle tussen een Read- of Write (met Auto-Precharge) en de daadwerkelijke uitvoer van data te hebben, ook bij DDR.

Op GoT heb ik een stukje geschreven aangaande de onlangs behaalde CAS1 bij DDR2. Zie hiervoor Het DDR/DDR2 Informatie- en Overklokresultaten-topic.
sneller, misschien, lagere latency's niet waarschijnlijk, dat zit in het ontwerp in gebakken en lager als 3 is gewoon niet mogenlijk, en dat is al beschikbaar.
Prachtig dat alles steeds maar kleiner wordt. Ik zie dit soort geheugen bijvoorbeeld wel in een PDA of een telefoon zitten.

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True