Bij Techware Labs is een uitgebreide analyse verschenen van de invloed die de verschillende geheugentimings hebben op de prestaties van het geheugen. Naast zaken als kloksnelheid, CAS Latency (CL) en Bank Interleave, wordt er ook gekeken naar de effecten van Trp, Tras, Trcd, DRAM Command Rate, DRAM Burst Length, Write Recovery Time en DRAM Access Time. Voor een uitleg van al deze termen verwijst de auteur ons naar deze site, alwaar ook de werking van geheugen in zijn algemeenheid wordt toegelicht. De analyse heeft plaats gevonden op een Soyo SY-P4X400 moederbord, omdat dit plankje veel mogelijkheden biedt wat betreft het handmatig instellen van geheugentimings. Crucial stelde twee 128MB PC2700 DDR RAM-reepjes ter beschikking, en als benchmark werd de geheugentest van SiSoft's Sandra Professional 2003 gebruikt.
Van de 4608 combinaties die mogelijk zijn met de gekozen timings, zijn er maar liefst 289 getest. Dit zijn combinaties die de verschillen tussen de timings zo duidelijk mogelijk maken, waardoor een gedetailleerde analyse mogelijk is. Het verschil tussen de traagste en de snelste combinatie van timings is de moeite waard. De geheugenbandbreedte nam met 95 procent toe, van 1333 naar 2603MB/sec. De grootste verschillen worden logischerwijs veroorzaakt door de kloksnelheid, waarbij een verhoging van 100MHz naar 166MHz zo'n 55 tot 60 procent prestatiewinst veroorzaakte. Na de kloksnelheid zullen tweakers hun aandacht richten op de CAS Latency, welke het aantal klokcycli (of 'ticks') meet tussen de ontvangst van een leesopdracht en het moment waarop de chip de leesopdracht echt uitvoert.
De CAS Latency lijkt verbazingwekkend genoeg weinig invloed te hebben op de geheugenbandbreedte. Wanneer de CL werd aangepast van 3T tot 2T, of zelfs tot 1,5T, steeg de bandbreedte met niet meer dan 4MB/sec, een stijging van 0,002 procent. Bank Interleaving bleek meer effect te hebben. Een aanpassing van 'Disabled' tot 4-way nam een prestatiewinst van 80 tot 100MB/sec voor zijn rekening, wat neer komt op een stijging van twee tot acht procent. (Let op: 4-way Bank Interleaving is doorgaans alleen mogelijk op reepjes van tenminste 64MB!) Van alle andere timings is er geen één die meer dan een of twee procent invloed heeft op de totale prestaties. Er wordt dan ook geconcludeerd dat de hoogste bandbreedte gehaald kan worden door de timings iets minder agressief in te stellen en de kloksnelheid zo hoog mogelijk te kiezen:
From our results, the most important factor in memory bandwidth is the speed of the memory clock. This would suggest a certain desirability to sacrifice the other memory timings in hopes of pushing the memory speed higher. However, as our results revealed, the speed of the memory combined with CAS latency has the most affect on the overclockability of a memory stick (our test memory would not run at the more aggressive speeds and CAS latencies). The memory timings on our particular setup that had the most impact on performance involved setting the Bank Interleave to 4 Way, decreasing the DRAM command rate to 1T, and decreasing tRCD to 1T.