Micron Mamba en Scimitar chipsets gecancelled

X-Bit Labs vermeldt op haar nieuwspagina dat Micron haar Mamba en Scimitar chipsets niet in massaproductie zal nemen. Deze Socket A chipsets zijn door het bedrijf gebruikt om te demonstreren dat L3 cache op de northbridge grote voordelen heeft waaronder lagere latencies en hogere burst rates. Er werd gespeculeerd dat het bedrijf de chipsets in het derde kwartaal op de markt zou zetten, maar het originele verhaal blijkt toch waar te zijn. De chips zijn een 'proof-of-concept' en niets meer dan dat. We kunnen echter nog wel nieuwe Socket A chipsets van bedrijven als ALi, VIA, SiS en nVidia verwachten, maar er is voor zover bekend geen ander bedrijf van plan om een northbridge met eDRAM te bakken. Leuk om te noemen zijn wel de Crush18, die een geïntegreerde GeForce3 MX met zich meedraagt en SiS 745, die in de eerst helft van 2002 moet uitkomen en PC2400 en PC2700 DDR geheugen ondersteunt:

Thus, the unsuccessful ALi MAGiK 1 which is often slower than PC133 SDRAM chipset from VIA, KT133A, will be withdrawn from the market to free the way for ALi M1667 supporting both PC133 SDRAM and DDR SDRAM, which is due in the end of the year. In the new product we'll find an improved memory controller, AGP 8x support and a new high-speed bus to connect the Bridges. Most likely, it will be HyperTransport.

SiS is busy creating a new core logic too. But it is pretty happy with its latest chipset, SiS 735, as well. The company's new offspring, SiS 745, will have just a separate South Bridge, SiS 961A, not integrated into the single chip together with the North Bridge like it was in SiS 735. This variant has proven more convenient for the mainboard makers. SiS 745 is remarkable for its bus connecting the North and the South Bridges. It will be a specially designed ZIPLink based on HyperTransport protocol but with only 8bit width and 266MHz frequency. Together with PC2100/PC1600 DDR SDRAM, the new SiS 745 will support such memory types as PC2700 and PC2400 DDR SRDAM. SiS has scheduled this core logic for the second quarter of 2002.

Reacties (14)

[Beaves]

Waar is PC2600 DDR-RAM gebleven, of hebben ze dat overgeslagen ofzo? Want ik kan me nog herinderen dat PC2600 DDR-RAM een andere pincount kreeg, misschien vinden de fabrikanten dat niet handig?

Ik heb een linkje gevonden over PC2600: www.tweakers.net/nieuws/15668?highlight=PC260 0

Kleine quote uit dat bericht:

t 184 pins gleufje waar PC1600 en PC2100 geheugen op dit moment gebruik van maken zal namelijk vervangen worden door een nieuwe 232 pins interface. De JEDEC is op dit moment bezig met het ontwerp ervan en vanaf PC2600 (166MHz DDR) zal het daadwerkelijk worden toegepast. De nieuwe interface zal ook gebruikt worden voor DDR-II DIMM's, die pas over een aantal jaar op de markt zullen verschijnen. Wel zijn er natuurlijk andere chipsets nodig voor deze toekomstige standaard:

[Wouter Tinus]

Neuh, ze vonden het gewoon leuker om naar boven af te ronden. De specs van PC2700 zijn precies hetzelfde als die van PC2600.

[Verwijderd]

166 Mhz * 8 bytes * 2 (DDR) = 2656 Mbyte/sec
dus idd afronden naar bove voor de marketing==>2700Mbyte/sec dus PC2700

[Ralph Smeets]

Toch vraag ik me af of de Micron chipset wel toekomst had.

Het is duidelijk dat 'n groot L3 cache kan toedragen aan 'n hogere performance, maar dan moet de latencie laag blijven. En dat is nu juist waar ik me zorgen over maak. Kijk bijvoorbeeld naar de KT266 chipset van VIA. In geheugen doorvoer is deze chipset sneller dan de 760 van AMD, maar de latencies zijn hoger en moet de KT266 veelal het onderspit delven t.o.v. de 760. En dan gaan we het nog niet eens hebben over Ali's oplossing.....

SiS daarentegen wist de latencies te beperken en heeft nu dus een van de snelste chipsets voor de Athlon in handen.

Dus ook als is het 'n soort van 'technology demo', ik zou graag wat benchmarkjes door onafhankelijke benchmarkers hebben gezien.

[Beaves]

Het is duidelijk dat 'n groot L3 cache kan toedragen aan 'n hogere performance, maar dan moet de latencie laag blijven

Niet goed gelezen? Zie op de northbridge grote voordelen heeft waaronder lagere latencies en hogere burst rates. Dit staat dus in de tekst

[Ralph Smeets]

Dat zeggen ze, maar hoe is het in de praktijk? Eerst zien dan geloven, zal ik maar zeggen.

Als je kijkt naar de latencies van de AMD 760 chipset, dan zie je dat AMD gewoon 'n knap staaltje werk heeft gelevert. Als je dan in de route CPU <-> L1 <-> L2 <->Geheugen ook nog eens 'n L3 cache gaat plaatsen, wordt je route dus langer. Je kunt met dat L3 cache wel af en toe wat cycles besparen omdat je het externe geheugen niet hoeft aan te spreken, maar wat als je dat wel moet? Dan is de 'hit' 'n stuk hoger dan bij 'n normale chipset. Gaat de performance dan achteruit?

[Verwijderd]

zie bijvoorbeeld ook naar nForce, die DASP is ook een soort van L3 met pre-fetch, patent-pending enzo nog wel, maar is ook soort van on-chip L3cache, maar is dus nog weinig info over te krijge door die patente die nog ni verkrege zijn, de DASP wordt trouwes gewoon gebypassed als de data daar niet verkrijgbaar is, ik weet niet hoe het in die micron-systeempjes was verwerkt, maar het kan gelijkaardig verlopen zijn

[apa]

nVidia's chipset (nForce) heeft een ander alternatief gekozen die eveneens met een buffer in de northbridge werkt.

De memory-controller van de nForce is compatibel met deze van andere fabrikanten naar buiten toe, maar benadert het geheugen zelf in kleinere stukken (via een soort van multiplexing/demultiplexing als het ware).

Je hebt als het ware meerdere "kleine" memory controllers die elk een stukje data uit het geheugen kunnen halen. Daarna wordt de volledige blok van geheugen daarmee opgevuld (waarvoor een soort buffer nodig is) en doorgestuurd naar het systeem.

Resultaat? Geheugenfragmentatie wordt PAKKEN beter aangepakt en latencies worden verlaagd...

L3-cache zou daarbij wel nuttig werk kunnen leveren denk ik, door het parallel te laten draaien met deze memory controller...

[Verwijderd]

hier zit je ff naast

De memory-controller van de nForce is compatibel met deze van andere fabrikanten naar buiten toe, maar benadert het geheugen zelf in kleinere stukken

nForce gebruik eve grote pakjes (64 bit) maar neemt er 2van (in de nForce 420 toch)
overigens is de buffer te bypasse, als de gegevens er niet inzitte wordt gewoon naar het geheugen gegaan, zonder penalty, en als de gegevens wel in de DASP zitte, worde ze daaruit gehaald, wat een pak sneller gaat, omdat er requests en alles kunne overgeslage worde

[bobsnl]

"Eerst zien, dan geloven", zeg je zelf. Waarom trek je dan conclusies over de VIA KT266-chipset terwijl er nog amper moederborden voor zijn. Ik wil eerst wel eens de ASUS- en Abit-borden zien, voordat ik beweer dat VIA trager is dan de AMD 760 (of AMD761 met VIA 686B).

[Ralph Smeets]

Zie Anandtech en Aceshardware. VIA heeft de KT266 gepromoot als zijnde superieur aan de AMD 760 oplossing. Later blijkt dat de Asus, MSI en Gigabyte KT266 plankjes dit dus niet zijn.

[bobsnl]

Vergis je niet dat je het ASUS-mobo absoluut nog niet mag meerekenen. Dat was toen in de ontwerpfase. Momenteel staat het bord nog niet eens op de ASUS-prijslijst, oftewel zelfs de grote (en dan bedoel ik GROTE) importeurs van ASUS kunnen de A7V266 nog niet eens bestellen.

[packman]

Tsja, redelijk begrijpelijk eigenlijk dat ze die toch niet op de markt brengen. De chipset markt begint stilaan verzadigd te geraken, nu heb je al nVidia, SIS, ALI, Intel en AMD die allemaal chipsets maken (de laatste 2 weliswaar enkel voor de eigen platforms). Ik denk dat er ondertussen niet veel winst meer te halen is in de chipset markt.

[roelio]

en VIA ook nog