Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 10 reacties
Bron: SysOpt

Bedrijven als Intel, AMD, VIA en Transmeta doen hun uiterste best om meer en meer snelheid uit hun ontwerpen te slepen. Helaas begint op dit moment de natuurkunde tegen te werken, het wordt namelijk steeds moeilijker om de chips te verkleinen. Er worden tijdelijke oplossingen uit de kast getrokken zoals het gebruik van koper, maar zo'n beetje alle analisten zijn het er over eens dat men nooit efficiŽnt onder de 0.10 micron kan produceren met de huidige methodes. IBM heeft daarvoor een oplossing bedacht: Silicon-On-Insulator, een techniek die het mogelijk moet maken om over een paar jaar 5GHz processors te kunnen maken die ook nog eens zuinig zijn met stroom. SysOpt.com heeft er een artikel over geschreven, waarin wordt uitgelegd waarom SOI nodig is, wat de voordelen zijn en hoe het tot stand is gekomen:

The diagram above represents a MOS circuit (left) as compared to an SOI circuit (right). The MOS circuit is slower because a capacitance develops between the impurity layers and the silicon substrate. This boundary area is known as the junction capacitance layer. As noted earlier, a MOS circuit must spend a large amount of its operational time discharging and recharging this capacitance. In comparison, the SOI circuit employes silicon oxide layered over the pure silicon substrate. The SOI circuit's capacitance will be negligible since the silicon oxide provides an efficient insulation barrier. The junction capacitance area is eliminated by SOI, thus the transistor will be able to operate faster since the charging process is eliminated.

[...] IBM laboratory testing shows SOI based processors feature a 20-25% improvement in transistor cycle time compared to similar CMOS engineered chips. Performance gains are averaging 25-35% when SOI is employed. Silicon-on-Insulator has also proven to be useful for low power situations. SOI manufactured processors require an average of 40-50% less power than their CMOS counterparts.

IBM SOI chip

In 2002 zou de techniek op de markt moeten verschijnen. Motorola en Compaq (Alpha) hebben al SOI chips, respectievelijk de G4e en de 21264E. AMD is van plan om voor haar 0.13 micron process ook SOI te gebruiken.

Moderatie-faq Wijzig weergave

Reacties (10)

Goedemiddag allemaal
Ik mis in dit rijtje jammer genoeg onze eigen Philips
Die zijn nu al weer een jaar bezig met het SOI proces
:Z
Die 0,10 micron wordt nu nog gezien als onhaalbaar en on-efficient maar we staan pas aan de vooravond van het hedendaagse computertijdperk.
Als die < 0,10micron grens er is zal dat worden gezien als een
"it's a small step for men but a giant step for menkind"
En zo is het natuurlijk wel.
...moet maken om over een paar jaar 5GHz processors
Zo'n voorspelling kan ik ook doen met het handboek van Moore
De Wet van Moore voorspelt dat het aantal transistors op een chipoppervlak past elke 1.5 jaar verdubbelt. Als de Wet van Moore klopt - en hij gaat al 30 jaar in grote lijnen op - verbetert de geheugencapaciteit en verwerkingskracht van computers met een vergelijkbare snelheid.
Al zit je zometeen wel op het atoomnivo te werken :Y)
Die 0,10 micron wordt nu nog gezien als onhaalbaar en on-efficient
Nee hoor, het bestaat al.
www.tweakers.net/nieuws.dsp?ID=14238
www.tweakers.net/nieuws.dsp?ID=14121
www.tweakers.net/nieuws.dsp?ID=10397

Wel jammer dat het dus nog tenminste 1,5 jaar zal duren voor er iets nieuws komt. Maar Intel en AMD moeten idd nog overstappen naar 0,13.
we staan pas aan de vooravond van het hedendaagse computertijdperk.
:? Aan de vooravond van het hedendaagse? Zoek de fout. :+
SOI wordt al een tijdje gebruikt voor de 800-serie AS/400 (tegenwoordig i-series).
Kijk maar op http://www.1.ibm.com/servers/eserver/iseries/hardware/mod840.htm
New IBM microprocessor technology equips the Model 840 with the strong processing capacity necessary to handle today's extreme workloads. The Model 840 offers copper interconnect and Silicon-on-Insulator (SOI) technology--the first servers to offer SOI.

The Model 840 provides outstanding performance and scalability, with a relative performance of 10,000-16,500 processor CPW1, depending on your configuration. Twelve- to 24-way processors complemented with expandability options of up to 19 Terabytes (TB) of disk and up to 96 Gigabytes (GB) of memory make this one of the highest performance servers on the market.
Dat zijn pas servers! :P
Hmmmm, zoals je zie gebruikt de G4e deze techniek, ik vond het al een beetje vreemd dat met z'n verlenging van de pipeline t.o.v. de orginele G4 de dubbele kloksnelheid kon worden gehaald, maar dit verklaard dat dus, zou dit trouwens ook te maken hebben met de lage yields op deze chip omdat dit een nieuwe productiemethode is?
Voor zover ik weet wordt de G4e nog niet met de SOI methode gefabriceerd.
Wet van Moore klopt niet, het gaat namelijk steeds sneller (en dan bedoel ik sneller met het sneller gaan). Zo gaat het met de hele vooruitgang: eerst een lange, bijna horizontale lijn (wet van Moore) die dan steeds steiler en steiler wordt totdat ie practisch verticaal gaat.....
de wet van moore voorspeld ook dat het steeds sneller zou gaan de wet van moore kun je namelijk in de volgende formule zetten:
snelheid=snelheid30jaargelden*2 tot hetaantaljarensindsdiengedeeltdooranderhalf
Als je die uittekent zie je dat de grafiek steeds sneller omhaaog gaat.
Geen slechte techniek zou ik zo zeggen, maar er was toch laatst een topic op t.net dat iemand chips ging maken onder de 0.10 micronen :? en dat scheen toch ook goed te werken :?
Als ik 't goed begrijp gaat 't chip-gebeuren op een isolatie-plaatje geplaatst worden, die voorkomt dat de leidingen en transistoren teveel last krijgen van de capaciteit.
Nu hebbik wel eens gehoord dat de chips eigenlijk niet uit (veel) meerdere lagen kan bestaan, om deze redenen.
Wanneer ze dat een beetje tegen kunnen gaan, is het mischien ook mogelijk om de chips uit een hoop laagjes te laten bestaan. 't voordeel is dan dat de interne afstande kleiner worden (grotere frequenties)
't enige probleem van dergelijke kubus-chips lijkt me de warmte-afvoer.
Maar wel een interessante ontwikkeling, dat SOI

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True