Intel Labs: research bij Intel

Hmm interessant maar hoe onderscheid/verhoud de SCCC zich dan ten overstaande van de "standaard" Many cores (xeon's?) in een netwerkarchitectuur.

Het verschil tussen de SCC en standaard multicores is behoorlijk groot. Het grootste verschil is dat de SCC geen cache coherent shared memory heeft, wat alle hedendaagse multicore systemen wel hebben, en ook geen andere standaard multiprocessor features ondersteund. Een ander verschil is het netwerk tussen de cores, wat in de SCC een mesh is, waarbij de toegang tot allerlei specifieke functies gemapped zijn op bepaalde geheugen adressen. Een derde groot verschil is dat de SCC bestaat uit P54C cores, ook wel beter bekend als de "Pentium 1". Dit zijn hele simpele (en trage!) in-order cores vergeleken met de out-of-order cores van alle x86 architecturen sinds de Pentium Pro, dus ook de Xeon die je aanhaalt.

De SCC werd geleverd met Linux er op, maar dan wel op een aparte manier; op elk van de 48 cores draaide een aparte Linux instance. Er was een speciale netwerkdriver geschreven die TCP/IP verkeer over het mesh netwerk tussen de cores voorzag, zodat je het werkelijk als een 48-node cloud kan gebruiken. Je kon bijvoorbeeld via ssh op elke core afzonderlijk inloggen, of met een speciale parallel-ssh tool een commando op alle of een subset van de cores tegelijk uitvoeren. Overigens ging het netwerkverkeer niet eens echt rechtstreeks tussen twee cores op die manier, omdat het her en der in geheugen (wat dan dus off-chip zit) gebufferd wordt in de TCP/IP stack en ook die netwerkdriver een stuk gereserveerd gedeeld geheugen gebruikte. Er waren wel efficientere manieren om data te communiceren tussen twee cores, maar dan was je al vrij snel tamelijk low-level bezig.

Dus om concreet terug te komen op je vragen;
Schaalt het beter? - Hangt er van af wat je wilt schalen. De mesh organizatie van het inter processor netwerk schaalt erg goed, en als je geen cache coherence hebt dan maakt dit je architectuur ook een stuk schaalbaarder. Maar daarbij lever je wel enorm in op programmeerbaarheid, dat wordt een stuk complexer.
Aanpassingen nodig voor software die meerdere cores over een netwerk aanstuurt? - Nee, dit zou in principe moeten werken. Er was bijvoorbeeld ook een MPI implementatie voor op de SCC gebouwd, een die overigens de TCP/IP laag dan niet gebruikte en direct de low-level interface gebruikte met de message passing buffers in het meshnetwerk.
Zou dit eventueel toepasbaar zijn als een renderserver? - In theorie wel, maar ik denk dat je in de praktijk een stuk meer performance haalt uit een dikke single of dual socket Xeon. De P54C core heeft bijvoorbeeld niet eens MMX ondersteuning, en is gewoon niet snel met rekentaken. Verder door het in-order core design staat de core vaak lang te wachten op geheugenrequests voordat hij verder kan, dus de performance van een enkele core is vele malen lager dan die van een state of the art PC.

Ik hoop dat dit wat interessante in-side informatie toevoegt, als je nog meer details wilt weten dan beantwoord ik die graag