Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 41 reacties
Bron: EE Times, submitter: Soar

Hedendaagse geďntegreerde elektronische circuits worden met de 'dag' kleiner en dat is ook maar goed ook want anders zou een Pentium 4 processor al snel een heel A4-tje in beslag nemen om nog maar niet over het benodigde vermogen en koeling te spreken die zo'n chip nodig zou hebben. Gelukkig zijn er overal in de wereld ingenieurs bezig met het vinden van oplossingen om circuits kleiner te maken. Een taak die niet alleen steeds moeilijker wordt door de fysieke limieten van het licht, dat gebruikt wordt door de belichtingsapparatuur om de chips te maken, maar ook door de fysieke limieten van het materiaal, silicium, waarmee een chip wordt gefabriceerd.

Intel wafer (200 pixels breed)In een presentatie die John Cohn, werkzaam als ingenieur bij IBM Microelectronics, op het ICCAD (International Conference on Computer Aided Design) heeft gepresenteerd vertelt hij over een nieuw probleem waar IBM op is gestuit. Chips gemaakt met het 130-nm proces bleken last te hebben van 'power noise'. Power noise, of in gewoon Nederlands voedingsruis, bestaat uit kleine voltage verschillen die optreden als ergens een transistor in de chip omschakelt. Deze ruis kan zo erg zijn dat andere gedeelten van het design te weinig spanning krijgen en hierdoor ongewenst gedrag gaan vertonen. Het probleem is heel moeilijk te vinden en op te lossen. Vaak moet het fysieke design van de chip worden veranderd wat in de praktijk betekent dat er enkele maanden werk verloren gaat. Een andere manier om het probleem op te lossen bestaat uit het aanbrengen van condensators op alle voedingslijnen zodat kleine spanningsdalingen opgevangen kunnen worden.

Lees meer over

Moderatie-faq Wijzig weergave

Reacties (41)

Persoonlijk vind ik het erg netjes dat IBM dit nu ook eens aan het 'gewone' publiek verteld. Nu weten wij ook wat één van de grote problemen is bij het ontwerpen/fabriceren van een 0,13micron procces.

Om nou te gaan zeggen dat Intel en AMD hier geen last van hebben (gahad) gaat me veel te ver .. Intel heeft voor zover ik weet de P4 ook extra ruim opgezet, dwz ruimer dan noodzakelijk was geweest, en ook AMD heeft de T-bred core ook een paar extra millimeters gegeven in een nieuwe revisie (rev. B). Dit doen ze echt niet zomaar, want dit kost 'klauwen' met geld. Dit leek als reden te hebben dat de ontwikkelde warmte beter weg kon, maar met deze informatie vraag ik me nu af of dat wel de enige reden was.

Al met al weer wat nuttige informatie die toch weer een ander licht werpt op diverse ontwerpen en de gevonden problemen.

(Misschien dat ATi (welke nu nog op 0.15 zit) er zijn/haar voordeel mee kan doen
Atmosphere, ik heb er nog eens flink over nagedacht. Ik denk dat het een sluimerend probleem betreft dat slechts zeer sporadisch tot calculatiefouten tgv corruptie in de CPU leidt.
Dat IBM het probleem addresseert en op de agenda zet, betekent waarschijnlijk dat ze het nu pas, na lang testen hebben gevonden in het lab. Het is niettemin ZEER belangrijk om het uit de weg te ruimen, aangezien het probleem zich waarschijnlijk exponentieel veel vaker voordoet wanneer wordt overgeschakeld op een 90nm proces. :o Zeker bij server-cpu's is elke fout onaanvaardbaar.
zeer sporadisch tot calculatiefouten
Hmm dat noem ik corruptie ;) maar he .. whats in a language
Het is niettemin ZEER belangrijk om het uit de weg te ruimen, aangezien het probleem zich waarschijnlijk exponentieel veel vaker voordoet wanneer wordt overgeschakeld op een 90nm proces
Ik heb nergens iets gelezen over een exponetiele toename, maar wel dat het vaker voorkomt.
De oplossing van het probleem was overigens het verplaatsen van een geheugen blok naar een ander gedeelte van de die, uit de buurt van een I/O schakeling. Dit omdat bij het schakelen van het geheugen er te weing stroom (of spanning) over bleef voor de I/O schakeling. Door het veplaatsen van het geheugen kregen ze namelijk genoeg ruimte om de daling in voedingspanning op te vangen
...nieuw probleem waar IBM op is gestuit. Chips gemaakt met het 130-nm proces bleken last te hebben van 'power noise'.
Het lijkt me stug dat alleen IBM hier op stuit, of het ligt puur aan hun specifieke productie procede. AMD en Intel zouden hier ook last van moeten hebben als IBM gelijk heeft. Dat die 2 er niets over naar buiten brengen kan dan imo 2 dingen beteken:
1) het ligt echt aan IBM ;)
2) Intel en AMD hebben het probleem onderkend en er een oplossing voor bedacht

Vind het een beetje wazig dat IBM hier nu opeens mee komt als "algemene" opmerking. Als andere chipsbakkers dit, zoals het lijkt ernstige, probleem ook hebben kan ik me niet voorstellen dat ze dit niet getackled hebben, want zoals ibm het stelt kunnen de gevolgen vrij dramatisch zijn, en dat kunnen Intel en AMD zich niet veroorloven.
Effe een vergelijk tussen wat IBM maakt en wat Intel en AMD maakt:

IBM maakt PowerPC's, maar wat de meeste Tweakers vergeten is dat ze niet alleen PowerPC's maken voor servers/workstations, maar ook voor STB's (set top box). Deze laatsten zijn complete systemen op een chip en moeten koel draaien. Daarom worden technieken als klokgating en powergating gebruikt om gedeelten van zo'n chip in en uit te schakelen. En waneer zo'n gedeelte te inschakeld, verbruikt die opeens een hoop stroom en zakt de spanning. Een PowerPC voor een server of een workstation hoeft geen gebruik te maken van deze technieken en kan rijkelijk aan de voeding worden gehangen. Warmte kan namelijk worden afgevoerd met een flinke koeler. Hetzelfde geld hier ook voor AMD en Intel. Of dacht je dat die batterij condensators rondom een Pentium 4 of AMD Athlon er voor niks op zitten.
Ralph,
die condensatoren naast de CPU daar heb je niets aan wanneer je binnen twee klokcycles powernoise ergens binnen in een CPU wilt ondervangen. Je zult dan condensatoren overal IN de CPU moeten maken. Miljoenen condensatoren. Dat is dus echt een enorme ingreep.
Ik ben ook benieuwd waarom IBM dit nu pas naar buiten brengt, terwijl ze al lang in productie zijn met 130 nm. Ik hoop dat Intel en AMD hierop gaan reageren... :Y)
Bij Philips-processen wordt dat al een tijdje standaard gedaan: extra capaciteiten on-chip direct tussen de logicacellen leggen. Gebeurt geloof ik al vanaf 0.35micron technologie, niks nieuws dus.

Niet alle fabrikanten doen dit al. Zo weet ik dat Toshiba nog geen extra capaciteitcellen in hun 0.18micron technologie toevoegt, en da's wel eens vervelend.

Ik kan mij voorstellen dat ook IBM z'n kop in het zand heeft gestoken en *nu*, met 0.12 micron technologie er eindelijk achterkomt wat een vervelende effecten die 'spanningsruis' heeft...
Nee die zitten er niet voor niks :Y), sterker nog, die zitten er om het "probleem" dat IBM heeft (grotendeels) op te heffen als je het mij vraagt. Dan snap ik niet waarom IBM zich er zo druk om maakt (iig niet voor de power-pc's), of het moet inderdaad zijn voor set top boxen, waar die extra condensators de koeling belemmeren.

Ik had echter het idee dat IBM het bracht als een echt probleem voor de hele linie 130nm producten en dan denk ik het eerst aan power-pc's.

[edit; reactie op Ralph Smeets hieronder]
[quote]
Misschiens heeft Intel en AMD tot nu toe geluk gehad met hun processors.
[/quote]

NOFI, maar dat vind ik nogal een uitspraak, zeg. Indien het probleem dat IBM hier presenteert inderdaad universeel is voor 130nm chips hebben Intel en AMD er ook mee te maken. Dat zij er echter geen last van hebben door "geluk" gaat er bij mij niet in. Bovendien zitten de R&D afdelingen ongetwijfeld al een maatje kleiner (90nm), het lijkt me dus stug dat IBM's probleem onoverkomelijk is, want zoals zij het naar buiten brengen, wordt dit probleem erger naarmate de chip kliener wordt
[/edit]
Die batterijen condensatoren die zitten er inderdaad niet voor niets. Maar waarom ze er zitten dat heb je fout (gegokt?).

Bijv. een p4 word gevoed met 12 volt. daarom ook die extra 12 volt stekker. (amd 5 volt). Die word dan getransformeerd dmv het SMPS princiepe naar 1.5 volt voor 0.13 procedé. Daarvoor zijn spoelen en condensators nodig, gewoon voor de voeding van dat ding. Hoe meer condensators, hoe stabieler de voeding word natuurlijk.
Ik denk dat niet alleen IBM het probleem heeft. Ik denk dat Intel en AMD ook met dit probleem te kampen hebben. Maar als je geluk hebt zorgt een juiste floorplanning ervoor dat je chip dat probleem niet heeft. Misschiens heeft Intel en AMD tot nu toe geluk gehad met hun processors.
Het lijkt me stug dat alleen IBM hier op stuit, of het ligt puur aan hun specifieke productie procede. AMD en Intel zouden hier ook last van moeten hebben als IBM gelijk heeft. Dat die 2 er niets over naar buiten brengen kan dan imo 2 dingen beteken:
1) het ligt echt aan IBM
2) Intel en AMD hebben het probleem onderkend en er een oplossing voor bedacht
Dit is een conferentie over het ontwerpen van. Dit soort dingen zijn typische onderwerpen die aan bod komen op dergelijke conferentie. Het is geen wereldnieuws, en AMD en Intel hoeven dit ook helemaal niet rond te blaten, maar als chip designer is het wel iets om rekening mee te houden, en dus interessant om over te praten op een vaktechnische conferentie.
het kan natuurlijk ook zijn dat AMD en intel het probleem wel onderkennen maar nog niet opgelost hebben. Dat ze er niets over zeggen betekent niet per se dat ze het daar al opgelost hebben
Dit is standaard MTS-electronica stof. Op school leer je al dat je op div. plekken in een schakeling condensatoren moet plaatsen. Er bestaan niet voor niets bv. IC-voetjes met ingebouwde condensator.....
Doe eens voor hoe je een veertigtal C's in een socket 478 inbouwt?

(Een doorsnee ontkoppel-ctje is 5*5*2 millimeter.)
mij lijkt dat het een al langer bekend 'bij-effect' van de doorgaande 'verkleining' betreft, dat echter nu (pas) een significante rol gaat spelen. Dit is dus een fysisch probleem waar m.i. alle producenten rekening mee dienen te houden.

Enne ... wordt het dus niet tijd dat producenten veel meer gaan nadenken over EFFECTIEVERE (ala meer 'rekenkracht' per cycle) clockcycles om zo een betere performance te verkrijgen. Dat je zie bij de 'nieuwe' videokaarten toch ook ?!? Een paar jaar geleden hadden nieuwe CPUs ook consequent dergelijke verbeteringen ... het lijkt me niet dat de nog steeds 'groeiende' x86 architectuur nu 'spontaan' optimaal getweakt' is

\[OFF-TOPIC]
... vooral Intel zet sterk in op clocksnelheid (klinkt marketingstechnisch erg goed), terwijl de AMD CPUs juist vaak sneller per cycle zijn ...
[End Of OFF-TOPIC]
Zou dat ook een van de problemen zijn die AMD met de Hammers heeft?
Als die chip zo groot zou worden als een A4tje, zou het dan niet juist makkelijker worden om die te koelen?
Het kan niet zo groot omdat je dan storingen en signaalverlies krijgt in de processor zelf
Zo'n grote chip bevat dan ook grotere transistors die meer stroom nodig hebben om omgeschakeld te worden. Dus je moet er meer vermogen in stoppen.

Je hebt uiteraard wel gelijk dat hotspots minder een probleem zijn omdat de warmte over een groter opervlakte wordt verspreid, maar je ontkomt niet echt aan een koeler van een A4tje groot die op z'n minst enkele centimeters hoog is en voorzien is van een ventilator ter grote van een A4tje.

Als ik trouwens effe snel reken, dan heeft een transistor die twee keer zo groot is een twee keer zo hoge capaciteit wat betekent dat je er twee keer zo veel stroom in moet sturen om hem op dezelfde snelheid te schakelen. Je verbruikt dus twee keer zoveel vermogen! Een A4tje is ongeveer 10000 keer zo groot!
Ik raad Insan1ty aan om een nieuw bureau te kopen. Zijn koeling, moederbord en voeding gaan niet onder een normaal bureau. Ze moeten met een takelwagen naar zijn huis worden gebracht. Iemand toevallig nog een takelwagen te leen voor Insan1ty :)
Dan is het wat mij betreft duidelijk waarom Nvidia haar NV30 herhaaldelijk heeft moeten uitstellen. De NV30 wordt immers ook met het 130nm proces gefrabriceerd. Waarschijnlijk zijn ze regelmatig op dit probleem gestuit, en moesten ze keer op keer het chip ontwerp aanpassen om dit probleem te omzeilen.

Ik vraag me trouwens af op welke problemen ze bij het 90nm proces zullen stuiten. :)
Ik vraag me trouwens af op welke problemen ze bij het 90nm proces zullen stuiten.
Op precies dezelfde problemen natuurlijk, maar dan erger....

Misschien kun je hier wel een "Wet van Xenobia" van maken:

"Hoe kleiner het fabrikage proces, hoe meer voedings-ruis!"
Bij die kleinere afmetingen, ga je ook nog andere dingen krijgen, zoals velden die optreden door de stroom die door de leidingen loopt. Deze stroom kan zo'n invloed hebben dat naastgelegen circuits erdoor beinvloed worden, dus niet (alleen) omdat hun voedingslijntje ff een dipje heeft.
ach, men stuit elke keer wel weer op problemen, fisieke grenzen van het licht, powernoise, te lage yields....enz.

gelukkig word er elke keer wel weer een oplossing gevonden zodat wij uiteindelijk toch weer dubbel zo snelle cpu's hebben :Y)
Niks nieuws onder de zon... Stroom verliezen in bekabeling heb je altijd al (daarom worden bijv. in goede versterkerschakelingen de verschillende eindtrappen van eigen stroom toevoer vanaf de voedingsbron voorzien).
En hoe kleiner de interconnectiebanen op de chips, hoe groter de weerstand, dus hoe groter ook het spanningsverlies...
Een condensator neemt op een chip gigantisch veel ruimte in vergeleken met transistoren, logisch dat men er zo weinig mogelijk wil plaatsen.

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True