De toekomst van x86 CPU's

Bij Ace's Hardware is deel 6 van de serie "Secrets of High Performance CPUs" gepost. Dit deel heeft de titel "The Future of x86 Performance" meegekregen. Er wordt dit keer uitgebreid ingegaan op verschillende methodes en technieken die gebruikt kunnen worden om x86 CPU's sneller te maken, zoals caching, reorder buffers, branch prediction en pipelining. Ook wordt uitgelegd waarom een CPU op papier veel sneller kan zijn dan in werkelijkheid, en natuurlijk wat voor trucs we in de toekomst van de CPU designers kunnen verwachten:

The future of x86 performance is not a brainiac or very wide superscalar processor. It is very unlikely that we will ever see an x86 CPU which has the ability to decode and execute 4 x86 instructions per clockcycle. It is clear that the old x86 instructions set reduces the average amount of ILP and that x86 CPU designers will focus on clockspeed and average memory latency.

The most significant improvements in performance will come from bigger, faster, more intelligent and efficient cache systems and other techniques which will dramatically reduce the average memory latency. Not long ago, a CPU designer said to me: "it is incredible how much performance increase you see from integrating the memory controller in the CPU die, considering it does not consume much die space." Yes, large and complex reorder buffers might be able to partially hide a bit of the memory latency, but a relatively simple integrated memory controller will reduce the latency of the main memory by tens of cycles (the chipset will be no longer middleman between the CPU and RAM).

Lees de vijf (vrij technische) pagina's hier. Mocht dit allemaal abacadabra voor je zijn raad ik je aan om bij deel 1 te beginnen.

Reacties (21)

[Verwijderd]

Inderdaad. volgens mij komt het einde van het x86 ontwerp in zicht.. over 5 jaar komen ze tot de conclusie dat ze niet veel sneller kunnen. en dan zullen ze wat anders moeten bedenken. dus ze moeten of het ontwerp rigoreus aanpassen. Of eens kijken wat transmeta doet en kijken of ze daar op kunnen voortborduren....

Misschien dat 4 parralelle cpu's in 1 chip ook wat kan zijn.... moet wel mogelijk zijn tegenwoordig. Er bestaan volgens mij al 2 paralle cpu's in 1 chip..

[QuarkuS]

Als je het stuk leest, zie je dat ze juist beweren dat daar niet zoveel rek meer in zit. Het meer parallel maken is namelijk afhankelijk van hoe de software geschreven is. Als de opeenvolgende instructies afhankelijk zijn van elkaar, dan kunnen ze niet parallel uitgevoerd worden. Dat heeft dus betrekking op parallelle integer en FPU units.

Wat wel gedaan wordt is, zoals je zegt, twee CPU's op een chip, maar dan om de threads gewoon op twee procs te draaien. Dat is dus in feite een soort SMP (niet helemaal), en niet het parallelliseren van een CPU.

[irrelevant]

Transmeta's Code Morphing techniek kan wel eens wat worden.
Hier een linkje met info: www.transmeta.com/crusoe/technology.html
En een stukje uit de conclusies:

The hardware component is considerably smaller, faster, and more power efficient than conventional chips.

The hardware is fully decoupled from the x86 instruction set architecture, enabling Transmeta's engineers to take advantage of the latest and best in hardware design trends without affecting legacy software.

The Code Morphing software can evolve separately from hardware. This means that upgrades to the software portion of the microprocessor can be rolled out independently of hardware chip revisions.

Transmeta's Code Morphing technology is obviously not limited to x86 implementations. As such, it has the potential to revolutionize the way microprocessors are designed in the future.

Het is hetzelfde als met Java. De virtual machine garandeert compatibiliteit, hoe de echte machine werkt doet er niet toe. Dit is niet ideaal vanuit performance oogpunt, maar wel acceptabel.
Voor toepassingen waarbij performance kritiek is zul je toch code moeten maken die is geoptimaliseerd voor de processor zelf, maar naarmate processoren sneller worden zal dat steeds minder nodig zijn.
Zo zullen bv. spellen op een gegeven moment wel overstappen op 64 bits code, want bij spellen blijven de minimum systeemeisen altijd meegroeien met de hardware, maar office applicaties kunnen gerust met code morphing werken.

[wolffman]

ik zat er even naast (tis al laat)

nee het enige probleem is, dat er nu een aantal potentiele opvolgers zijn voor het nieuwe geheugen, lastig dan zou je per chip(type) twee soorten mobo hebben een met rambus en een met ddr.

[VROEM!]

Nu moet je ook verschillende moederborden hebben voor RAMBUS en voor SDRAM en voor DDR etc.

Ook heb je verschillende planken nodig voor intel en AMD. Ik denk dus niet dat de situatie voor ons consumenten nadeliger wordt met een geintegreerde memory controller. Ik denk zelfs dat het gunstiger wordt, omdat er een chip minder gebakken hoeft te worden op het mobo kan het mobo goedkoper, terwijl de proc niet veel duurder wordt. Bovendien hoef je op moeders plankje alleen maar lijntjes te leggen van proc naar mem en niet van proc naar controller naar mem. Wat ook weer gunstiger is, voor zowel geld als snelheid.

Nou nog goed actief gekoeld geheugen en smullen maar.

Enige nadeel wordt dat je met een bepaald type proc gebonden bent aan een bepaald type geheugen. Dus als je ander geheugen wilt moet zowel je proc als je moederbord eraan geloven. Maar nu gebeurt het niet veel dat alleen het geheugen overgeplekt wordt naar een nieuwe compu, dus ook dat zal wel mee vallen.

[Evil Dax]

Die hele x86 architectuur begint nu langszaam aan wel een beetje uit de tijd te raken. Word het niet tijd dat de heren Intel, AMD e.d. eens rond de tafel gaan hangen om een waardige next generation proc. te gaan maken ?
Zodat we EN een beetje compatibiliteit houden EN een keer een GROTE stap vooruit doen in de processors voor 'gewoon' thuisgebruik ??

[arjenk|IA]

Compatibiliteit is het sleutelwoord. Wat het Wintel platform zo sterk maakt is de grote hoeveelheid software die er op beschikbaar is. Stel dat Intel rigoreus overstapt op een nieuwe instructieset (IA64), dan is het risico groot dat de concurrentie de leiding overneemt door CPU's aan te bieden die compatible blijven met x86 (zoals AMD daadwerkelijk van plan is). Uiteindelijk zal het de meeste gebruikers worst zijn hoe het werkt als het maar werkt. Als het zo belangrijk was om een next generation proc te hebben was de x86 architectuur al lang geschiedenis.

[Verwijderd]

Hmmz ze moeten gewoon alle cpu's voorzien van de Cache die AMD gebruikt in de Duron etc..

die heeft "maar" 64 kb L 2 cache...en nog een exclusive cache waardoor in een totaal komt van 192 kb cache... en daarom is die sneller als de Celeron en bijna even "snel" als een P3 cpu.. op gelijke kloksnelheid..
Intel gebruikt een L2 cache in bv de celeron waardoor die zo en zo als 32 kb minder heeft en dus in een totaal komt van een 96 kb L2 Cache

Als VIA nou ook zulke Cache methodes toepast in hun cpu's en ze dan zo goedkoop laten wordt de Cyrix ook wel interesant lijkt me..
ik denk dat de x86 cpu's een "veranderende" toekomst tegemoet gaan met nieuwe technieken etc..

[QuarkuS]

Dat is misschien wel VEEL L1 cache, maar die cache heeft een erg hoge latencie. De P4 heeft WEINIG L1 cache (8Kb) , maar wel met een veel lagere latencie. En die latency is toch wel erg belangrijk tegenwoordig. Dan staat de proc niet de helft van de tijd duimen te draaien, maar kan hij gewoon doorwerken.

[boner]

wat is het eigenlijk stil rond de hp/intel samenwerking? VLIW onder een i86 buitenkant wordt nu alleen door transmeta gedaan.

Ik kan we erstig vergissen. ik dacht altijd dat de ia64 een codenaam voor deze chip is/was.

[QuarkuS]

IA64 is de naam van de nieuwe instructieset van de 64bits processor van Intel. Deze is dus niet meer compatibel met de oude instructieset IA32 van de huidige processors.

[The Flying Dutchman]

AMD gaat met hun Sledgehammer (gebasseerd op x86 instructieset, namelijk de x86-64 uitbreiding) ook twee cpu's op 1 die plaatsen, dus dat is zo'n beetje wat jij bedoelt, twee cpu's in 1 chip.

[vennis]

Misschien wachten ze op een -zo-snelle-processor dat je met gemakt een nog beter dan de huidige x86 processors presterende softwarematige x86 processor emulatie op een ander platform kan draaien.

ofzo

[Verwijderd]

In dit stukje word ook het MHz gat genoemd tussen de P4, de Athlon en de P3 (resp. 1,5... 1,2... en 1,0GHz)
Maar de Mustang (de processor die dus echt moet gaan concureren met de P4) word niet genoemd.
Ik zag gisteren een MHz vergelijkend staatje tussen die 2 procs, maar ook deze was al achterhaald omdat gebleken was dat de Mustang al op 180nm gemakkelijk de 1,3GHz kon bereiken.
We kunnen dus waarschijnlijk een nieuwe GHz race tegemoet zien (wat ik wel verwacht dat die door de P4 gewonnen gaat worden, maar max op 200MHz) maar waar de Mustang klok voor klok natuurlijk veel sneller is.

Het is en blijft een leuk gevecht tussen AMD en intel.

[Verwijderd]

hmmz ziet er wel interesant uit...alleen het is wel erg kort
een cpu zonder cache is toch ook relaxter om te OC'en? net als de Celly 300A Cacheless van vroeger...

AMD ClawHammar Cacheless!!!
betje dromen hoort erbij toch

[Mini-me]

Ja joh ga jij maar dromen.. een CPU zonder cache presteert stukken minder.. ga jij maar lekker overklokken met cache gedisabled, dan kom je wel hoog maar de prestatie wordt er echt niet beter op!

[FreeRider]

De Celeron 300A heeft juist die A om aan te geven dat er cache _op zit_ . De voorgaande Celeron 266 etc. hadden geen cache. En geen A dus.

Kortom je kletst alle kanten op.

Vraag maar aan de bezitter van een 300A of hij z'n cache uit heeft gezet.

(Hint : de Celeron 300A kan je zover opklokken -mijne deed 466 - omdat de cache On-die zit)