Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 0 reacties
Bron: CPU Review

CPU Review heeft een artikel geschreven over Intel's toekomstplannen wat betreft de ontwikkeling van nieuwe geheugenstandaarden. Intel wil met de vorming van de 'Next Generation DRAM alliance' duidelijk een tweede Rambus fiasco voorkomen:

We can never have too much bandwidth. Current processor performance is significantly limited by memory bandwidth. Future 1Ghz+ processors will be even more limited in their performance by slow front side bus speeds.

The acceptance of a new Jedec backed standard for high-bandwidth memory interfacing is far more likely when it is backed by all the major players - without the disadvantage of (an expensive) royalty being involved.

Intel appears to have learned from its Rambus experiences, and hopefully will reach a consensus with memory manufacturers as to what the new standard memory interfacing technology should be.

Lees meer over

Moderatie-faq Wijzig weergave

Reacties


Er zijn nog geen reacties geplaatst

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True