![[RSS]](http://tweakimg.net/g/if/v2/icons/rss_small.gif){kind=icon}
...en welkom HyperTransport
HyperTransport vormt een essentieel onderdeel van de Hammer architectuur. Deze snelle interconnectie-standaard werd eind 1999 samen met de K8 plannen onder de toenmalige naam Lightning Data Transport aangekondigd. HyperTransport is een open industriestandaard waarvan de ontwikkeling wordt geleid door het HyperTransport Technology Consortium. Dit consortium omvat inmiddels 41 leden, waaronder grote namen zoals Apple, Broadcom, Cisco, HP, nVidia, Sun en Silicon Graphics. Nog eens 30 bedrijven hebben zich voor toelating aangemeld. HTC-leden kunnen royalty-vrij gebruik maken van de HyperTransport technologie.
Het doel van HyperTransport in de Hammer architectuur is het opheffen van bandbreedte bottlenecks, met name die in multi-processor configuraties en in de I/O systemen van de hedendaagse pc architecturen. De I/O bandbreedte is sinds de komst van PCI bus in feite stil blijven staan, terwijl de CPU performance in snel tempo is toegenomen. Zelfs PCI-X, een technologie die pas sinds kort in servers wordt toegepast, heeft een kloksnelheid die vijftien keer zo laag is als die van hedendaagse high-end processors. In 1994 bedroeg het verschil tussen een high-end 486DX4 op 100MHz en de PCI bus op 33MHz slechts een factor drie.
Het tweede probleem is de complexiteit van allerlei legacy bussystemen op het moederbord, zoals de FSB tussen processor en northbridge, de PCI, V-Link of MuTIOL bus tussen northbridge en southbridge, en de PCI bus die wordt bestuurd door de southbridge. Hoewel HyperTransport op dit moment geen vervanging kan zijn voor PCI, vormt het wel een algemeen inzetbaar transportmiddel waar de legacy PCI bus, AGP poort, PCI-X controller en andere componenten op aangesloten kunnen worden. AMD heeft ter ondersteuning van de Hammer architectuur drie van dergelijke componenten ontwikkeld, de AMD-8111 I/O hub, AMD-8131 PCI-X tunnel en AMD-8151 AGP3.0 tunnel. De AMD-8111 vervult in feite de functie van de klassieke southbridge.
Het doel van HyperTransport in de Hammer architectuur is het opheffen van bandbreedte bottlenecks, met name die in multi-processor configuraties en in de I/O systemen van de hedendaagse pc architecturen. De I/O bandbreedte is sinds de komst van PCI bus in feite stil blijven staan, terwijl de CPU performance in snel tempo is toegenomen. Zelfs PCI-X, een technologie die pas sinds kort in servers wordt toegepast, heeft een kloksnelheid die vijftien keer zo laag is als die van hedendaagse high-end processors. In 1994 bedroeg het verschil tussen een high-end 486DX4 op 100MHz en de PCI bus op 33MHz slechts een factor drie.
Het tweede probleem is de complexiteit van allerlei legacy bussystemen op het moederbord, zoals de FSB tussen processor en northbridge, de PCI, V-Link of MuTIOL bus tussen northbridge en southbridge, en de PCI bus die wordt bestuurd door de southbridge. Hoewel HyperTransport op dit moment geen vervanging kan zijn voor PCI, vormt het wel een algemeen inzetbaar transportmiddel waar de legacy PCI bus, AGP poort, PCI-X controller en andere componenten op aangesloten kunnen worden. AMD heeft ter ondersteuning van de Hammer architectuur drie van dergelijke componenten ontwikkeld, de AMD-8111 I/O hub, AMD-8131 PCI-X tunnel en AMD-8151 AGP3.0 tunnel. De AMD-8111 vervult in feite de functie van de klassieke southbridge.
 |
Het derde probleem van huidige bus architecturen manifesteert zich in multiprocessor systemen. Intel systemen maken traditioneel gebruik van een gedeelde frontside bus, wat betekent dat de effectieve bandbreedte de processor tot zijn beschikking heeft, afneemt naarmate het aantal CPU's toeneemt. Dit probleem is één van de oorzaken van de slechte schaalbaarheid van x86 multi-processor configuraties. AMD heeft dit probleem wat halfslachtig willen tackelen in de AMD 762 northbridge, door de processor elk een dedicated FSB te geven. De geheugen en I/O bandbreedte moeten echter nog steeds gedeeld worden door de processors.
Volgende pagina (Opheffing van de I/O bottleneck - 7/17)
