![[RSS]](http://tweakimg.net/g/if/v2/icons/rss_small.gif){kind=icon}
Servermarkt: Hammer vs Itanium
Intel mag met zijn Xeon en Pentium III processors weliswaar overtuigend leider zijn in de servermarkt, er is een aantrekkelijke niche die tot op heden onbereikbaar is gebleven voor de chipgigant. De serverprocessors van Intel zijn zeer populair in systemen met twee tot vier processors, maar de markt daarboven wordt gedomineerd door gespecialiseerde fabrikanten zoals Sun, IBM, Compaq, SGI en Hewlett-Packard. Deze bedrijven bouwen extreem schaalbare systemen op basis van eigen 64-bit RISC architecturen. Voorbeelden zijn de Sun UltraSparc, IBM POWER, Compaq Alpha en de HP PA-RISC. Intel heeft al jaren plannen om zich met een eigen 64-bit processor in deze markt te begeven. Het gaat hier uiteraard om de welbekende Itanium processor, waarover je eerder in dit artikel al het een en ander hebt kunnen lezen. De Itanium zal in het high-end segment niet alleen de processorarchitecturen van de eerder genoemde fabrikanten als concurrent krijgen, maar ook de SledgeHammer van AMD tegenkomen. Om een goede afweging te maken met de Hammer is het noodzakelijk een duik te nemen in de ontstaansgeschiedenis van de Itanium. De Itanium architectuur kent namelijk een tamelijk moeizame inceptie.
Het oorspronkelijke concept achter de 64-bit Itanium processor werd begin jaren negentig door Intel en Hewlett-Packard op papier gezet. HP had eind tachtiger jaren ervaring opgedaan met zogenaamde VLIW (Very Long Instruction Word) processors. Een bespreking van het VLIW principe reikt buiten de intentie van dit artikel, maar één van de belangrijkste doelstelling van de architectuur was het ontwikkelen van een ongecompliceerde superscalar processor die in staat zou zijn om meerdere instructies per klokcyclus te verwerken. De benodigde logica voor het parallelliseren van de instructies zou zoveel mogelijk in de compiler ondergebracht worden, en niet in de hardware. De gedachte was destijds dat het ontwikkelen en produceren van superscalar processors met out-of-order (OoO) dispatch units te gecompliceerd zou worden. Verder was men pessimistisch over de mogelijkheden om met behulp van OoO meerdere instructies per cyclus uit te voeren, en dacht men dat hoge kloksnelheden onmogelijk zouden worden gemaakt door de complexiteit van het chipontwerp.
De beoogde voordelen van de EPIC (Explicitly Parallel Instruction Computing) architectuur, zoals het VLIW beestje door Intel en HP wordt genoemd, waren dan ook evident: geen complexiteit van de OoO unit, zodat hogere kloksnelheden mogelijk zijn die het verlies van ILP (Instruction Level Parallism) door het ontbreken van de OoO unit compenseren; een kortere pipeline door het afwezig zijn van de OoO unit, zodat branch mispredictions een minder dramatische impact hebben op de performance; en tenslotte een kleinere die-size, zodat de ontwikkelingstijd van de hardware korter is, de productiekosten lager zijn en de hogere kosten voor het ontwikkelen van de compilertechnologie worden gecompenseerd.
Tot op heden zijn deze beloftes niet waargemaakt. De Alpha 21064 en met name de 21164 en 21264 bewezen al snel dat hoog geklokte superscalar out-of-order RISC processors wel degelijk realiseerbaar waren. Tegelijkertijd ondergingen de productietechnologiën een razendsnelle ontwikkeling, waardoor het niet langer een probleem was om gecompliceerde chips met tientallen miljoenen transistors in grote volumes te produceren. Terwijl de ontwikkeling van OoO processors een enorme vlucht maakte en de ervaring met dergelijke ontwerpen steeds verder toenam, was de vooruitgang op het gebied van compilertechnologie kleiner dan Intel en HP hadden verwacht. Nieuwe technologiën zoals SMT (Simultanious Multi-Threading) kunnen de parallelle performance van bestaande OoO RISC processors verder verhogen.
Het oorspronkelijke concept achter de 64-bit Itanium processor werd begin jaren negentig door Intel en Hewlett-Packard op papier gezet. HP had eind tachtiger jaren ervaring opgedaan met zogenaamde VLIW (Very Long Instruction Word) processors. Een bespreking van het VLIW principe reikt buiten de intentie van dit artikel, maar één van de belangrijkste doelstelling van de architectuur was het ontwikkelen van een ongecompliceerde superscalar processor die in staat zou zijn om meerdere instructies per klokcyclus te verwerken. De benodigde logica voor het parallelliseren van de instructies zou zoveel mogelijk in de compiler ondergebracht worden, en niet in de hardware. De gedachte was destijds dat het ontwikkelen en produceren van superscalar processors met out-of-order (OoO) dispatch units te gecompliceerd zou worden. Verder was men pessimistisch over de mogelijkheden om met behulp van OoO meerdere instructies per cyclus uit te voeren, en dacht men dat hoge kloksnelheden onmogelijk zouden worden gemaakt door de complexiteit van het chipontwerp.
De beoogde voordelen van de EPIC (Explicitly Parallel Instruction Computing) architectuur, zoals het VLIW beestje door Intel en HP wordt genoemd, waren dan ook evident: geen complexiteit van de OoO unit, zodat hogere kloksnelheden mogelijk zijn die het verlies van ILP (Instruction Level Parallism) door het ontbreken van de OoO unit compenseren; een kortere pipeline door het afwezig zijn van de OoO unit, zodat branch mispredictions een minder dramatische impact hebben op de performance; en tenslotte een kleinere die-size, zodat de ontwikkelingstijd van de hardware korter is, de productiekosten lager zijn en de hogere kosten voor het ontwikkelen van de compilertechnologie worden gecompenseerd.
Tot op heden zijn deze beloftes niet waargemaakt. De Alpha 21064 en met name de 21164 en 21264 bewezen al snel dat hoog geklokte superscalar out-of-order RISC processors wel degelijk realiseerbaar waren. Tegelijkertijd ondergingen de productietechnologiën een razendsnelle ontwikkeling, waardoor het niet langer een probleem was om gecompliceerde chips met tientallen miljoenen transistors in grote volumes te produceren. Terwijl de ontwikkeling van OoO processors een enorme vlucht maakte en de ervaring met dergelijke ontwerpen steeds verder toenam, was de vooruitgang op het gebied van compilertechnologie kleiner dan Intel en HP hadden verwacht. Nieuwe technologiën zoals SMT (Simultanious Multi-Threading) kunnen de parallelle performance van bestaande OoO RISC processors verder verhogen.
 |
Om de situatie verder te verergeren liep het Merced project (codenaam van de eerste Itanium generatie) een zware vertraging op. Aanvankelijk was het de bedoeling dat de Merced in 1997 op de markt gebracht zou worden, maar uiteindelijk werd dat 2001 - in een afgeslankte release als development platform welteverstaan. Inmiddels waren weinig van de beoogde voordelen van de EPIC architectuur staande gebleven. De Merced had een enorme die-size, groter dan van de Alpha 21264, en ook de prestaties waren tegenvallend. De SPECint performance van een 800MHz Itanium met 4MB L3 cache is bijna 38 procent lager dan van een 833MHz Alpha 21264B met 8MB L2 cache. De floating point prestaties zijn wel goed, hoewel nog steeds 12 procent onder het niveau van de Alpha (bron: Ace's Hardware SPECmine).
|
Halverwege dit jaar zal de tweede generatie Itanium processor - codenaam McKinley - op de markt gebracht worden. McKinley wordt ontwikkeld onder leiding van HP en belooft een deel van de problemen uit de eerste Itanium generatie, die onder aanvoering van Intel werd ontworpen, te verhelpen. Intel heeft laten doorschemeren dat de integer performance van McKinley een factor anderhalf tot twee keer zo hoog zal zijn als van de huidige Itanium. Dit brengt Paul DeMone, een chipontwerper die regelmatig artikelen schrijft voor RealWorld Technologies, op een SPECint_base schatting van ongeveer 700 punten bij een kloksnelheid van 1GHz. Als deze cijfers realiteit worden komt de Itanium eindelijk op het niveau van de vier jaar oude Alpha 21264. Het nadeel van de grote die-size blijft echter ook geldig voor McKinley.
 |
Wat is de positie van de AMD SledgeHammer in dit verhaal? In de eerste plaats is het belangrijk om te realiseren welke marktsegment Itanium zal aanspreken, namelijk die van mid-end 4-way tot high-end 64-way servers. We spreken hier over zwaar ijzer dat belangrijkere taken heeft te vervullen dan het hosten van websites. Prestaties maar bovenal betrouwbaarheid en vertrouwen zijn belangrijk. Daardoor is het een markt die voor nieuwkomers moeilijk is te betreden. Intel heeft dit nooit ingeschat als een groot probleem. De enorme support die het bedrijf heeft in de pc en low-end servermarkt zou Intel als vanzelf in het zadel moeten helpen. Het recept voor succes is dan ook hetzelfde als destijds bij de verovering van de pc markt in de jaren tachtig: ontwikkel een processors die als standaard breed wordt ondersteund en produceer het product in dusdanig grote volumes dat de chip ver onder de prijs van concurrerende processors verkocht kan worden.
Namen die zich hebben verbonden aan het IA-64 Itanium platform zijn onder andere Hewlett-Packard, Compaq, Unisys en Silicon Graphics. De ondersteuning van HP is natuurlijk verzelfsprekend. Ondanks het feit dat de Alpha door velen als de meest geavanceerde RISC architectuur wordt beschouwd, heeft Compaq besloten om het Alpha platform te dumpen. Het ontwikkelingsteam is verkocht aan Intel, waar de Alpha in stilte zal sterven. IBM heeft aangekondigd de Itanium te zullen ondersteunen, maar heeft daar geen groot belang bij omdat het bedrijf goed boert met zijn 64-bit zSeries en eSeries. Met de support van HP, Compaq en Unisys is er weinig twijfel dat de Itanium uiteindelijk zijn weg zal vinden in high-end serversystemen. Desalnietemin loopt de markt tot op heden niet warm om over te stappen op het Itanium platform. Dell heeft zijn Itanium machines uit de handel genomen omdat er geen vraag naar was. De enorme vertraging van het Itanium project heeft Silicon Graphics zover gebracht om de ontwikkeling van de MIPS R20K processor een nieuwe impuls te geven. Er lijkt daarmee wat onzekerheid te komen in het IA-64 upgradepad dat SGI nog niet zo lang geleden had uitgestippeld. De werkzaamheden om Solaris te porten naar het IA-64 platform werden in 2001 gestaakt na onenigheid tussen Sun en Intel. Sun vertrouwt op zijn eigen UltraSparc roadmap.
Zijn er mogelijkheden voor AMD om opgepikt te worden door één van deze grootheden? HP en Compaq hebben hun steun toegezegd aan het Itanium platform. IBM heeft zijn eigen RISC processors, maar heeft inmiddels geleerd dat het de eigen producten moet kanibaliseren om te voorkomen dat een ander dat doet: blanco voor Itanium en SledgeHammer. Sun zal problemen hebben om de Hammer te positioneren ten opzichte van de UltraSparc. De x86 hardware van Sun's Cobalt divisie zou wel als kandidaat kunnen gelden. Fujitsu-Siemens biedt perspectief, maar is alleen groot in Europa. Dell, tenslotte, is handen op één buik met Intel en zal nooit initiatief nemen om de plannen van zijn naaste bondgenoot te dwarsbomen.
De echte kans voor AMD ligt niet in de onwaarschijnlijkheid van falende OEM support voor het Itanium platform, maar vooral in de voordelen van een zachte overgang naar x86-64 code tegenover een radicale overstap naar IA-64 software. Het behoud van backwards compatibiliteit geeft bedrijven de mogelijkheid om in hun eigen tempo en met het behoud van bestaande software de overgang te maken van 32-bit naar 64-bit. De oude software kan profiteren van de extra performance van het Hammer platform, terwijl nieuwe software optimaal gebruik kan maken van de 64-bit mogelijkheden. Bedrijven die overstappen op IA-64 halen een compleet nieuwe architectuur in huis, die naast investeringen in hardware ook veel onvermijdelijke investeringen in software met zich mee brengt.
Wat betreft performance zullen de SledgeHammers niet onderdoen voor McKinley. Met een kloksnelheid van minimaal 2GHz en 40 procent extra performance ten opzichte van de Athlon MP ligt een SPECint performance van 1150 punten binnen bereik. De floating point performance zal waarschijnlijk achterblijven bij McKinley, maar dit is voor de meeste servertaken van geen belang. Aangezien SledgeHammer ook op andere gebieden van goede huize komt is er geen reden om aan te nemen dat SledgeHammer technisch ondergeschikt is aan McKinley voor toepassing in systemen met vier tot acht processors. De geheugen- en I/O bandbreedte, de schaalbaarheid en de RAS features maken SledgeHammer tot een toereikend platform voor low- tot medium-end servers. De Itanium heeft bovendien nog geen mogelijkheden voor glueless multi-processing met een groot aantal CPU's, waardoor het bouwen van grote systemen alleen is weggelegd voor serverfabrikanten die over de know-how beschikken om eigen chipsets te ontwikkelen. Dit is geen probleem voor de eerder genoemde Itanium supporters, maar wel voor minder grote OEMs die servers bouwen op basis van off-the-shelf componenten. Fabrikanten zoals HP en IBM die wel over de benodigde kennis beschikken, zullen er langer over doen om zware hardware op de markt te brengen. Dit zal de acceptatie van IA-64 niet bevorderen en x86-64 tijd geven om support te winnen.
Vergelijken we het kostenplaatje van de SledgeHammer en McKinley, dan ligt het voordeel nog sterker bij AMD dan het geval is als de Hammers worden vergeleken met de Pentium 4 en de Xeon. McKinley heeft een enorme die-size van 464 vierkante millimeter - weliswaar bij productie op een verouderd 0,18 micron procédé. Als gevolg van zijn grotere L2 cache, 128-bit geheugencontroller en extra HyperTransport links zal SledgeHammer wat groter zijn dan de 108 vierkante millimeter van ClawHammer, maar nog altijd een factor twee kleiner dan McKinley op 0,13 micron.
De kans dat er na de release van de SledgeHammer binnen afzienbare tijd 8-way configuraties op de markt zullen komen, is zeer klein. Als AMD er echter in slaagt om een grote OEM aan zijn zijde te krijgen, de geruchten over 4-way systemen in 2003 juist zijn en Microsoft garant staat voor 64-bit Windows support, zal AMD goede kansen hebben om wat kruimels uit de goed belegde boterham van Intel te pikken. Het ergste voor Intel is niet eens het verlies van omzet, maar vooral de ondermijnende werking op het voorbestemde, ooit zo zeker gewaande, upgradepad naar IA-64. De kans van succes voor het Hammer platform brengt een nieuwe vraag aan het licht: moet Intel zelf x86-64 gaan ondersteunen?
Intel Yamhill technologie
Dat is precies wat Intel volgens hardnekkige geruchten van plan is met de zogenaamde Yamhill Technologie. Yamhill is de x86-64 implementatie van Intel, die volgens de speculaties deel zal uitmaken van de volgende generatie Pentium 4 core genaamd Prescott. Prescott moet vanaf de tweede helft van 2003 weerstand bieden aan AMD's ClawHammer. De processor zal geproduceerd worden met behulp van 0,09 micron technologie en moet extreem hoge kloksnelheden van boven de 4GHz toestaan. De Yamhill technologie geeft Intel een backupplan voor het geval dat x86-64 een groot succes wordt en IA-64 faalt. In eerste instantie zal de technologie waarschijnlijk ongemerkt in de Prescott processors aanwezig zijn. Een snelle capitulatie voor het x86-64 front zou het faillisement van de IA-64 architectuur kunnen betekenen, en zal de markt een teken geven van onzekerheid en gebrek aan vertrouwen over de toekomst van IA-64. Dat is iets wat Intel en HP, gezien de enorme vastberadenheid waarmee zij in de afgelopen acht jaar aan de Itanium hebben gewerkt, kosten wat het kost zullen willen voorkomen. Yamhill moet daarom gezien worden als laatste redmiddel.
Het is lastig inschatten welke situatie voor AMD gunstiger is: het alleenrijk hebben met x86-64 en concurreren met IA-64, of een dooie IA-64 met Intel als concurrent én supporter in de markt voor x86-64 processors. Voorlopig heeft AMD de voorsprong op het gebied van x86-64 technologie. De SledgeHammer is voor zware 64-bit server toepassingen beter toegerust dan de Pentium 4 Xeons.
Volgende pagina (Epiloog - 17/17)
