Presentatie AMD Hammer architectuur

Core en cache

Afgelopen maandag heeft AMD op het Microprocessor Forum in San Jose voor het eerst details vrijgegeven over zijn achtste-generatie K8 Hammer processor. In deze korte feature volgt een bespreking van de AMD Hammer architectuur, aan de hand van de presentatie die in San Jose werd gegeven door AMD Chief Technical Officer Fred Weber. Deze presentatie kan in PDF-formaat geraadpleegd worden op de AMD site.

Hammer basics

De AMD K8 ofwel Hammer is de achtste-generatie processor van AMD. Wat deze processor vooral bijzonder maakt is een 64-bits uitbreiding van de IA-32 instructieset. Met deze x86-64 instructieset is de Hammer in staat om te profiteren van alle mogelijkheden van een 64-bit brede processor, terwijl backwards compatibiliteit met bestaande IA-32 software wordt behouden. De implementatie van de Hammer processor is daardoor veel minder ingrijpend dan van de 64-bit Intel Itanium, die nieuwe IA-64 software vereist om optimaal te presteren.

AMD mikt met de ondersteuning van 64-bit instructies en registers, en een grotere adresruimte niet alleen op de desktopmarkt waarin het bedrijf traditioneel sterk vertegenwoordigd is, maar vooral op het server en workstation segment. Waar de Pentium 4 is geoptimaliseerd voor hoge bandbreedte in een 1-way omgeving, is de Hammer ontwikkeld voor een zeer hoge bandbreedte in multi-processor configuraties tot 8 CPU's. Andere innovaties in de Hammer core hebben betrekking op de verbetering van de IPC, het (gemiddelde) aantal instructies dat de processor per klokcyclus kan verwerken.

Core en cache

De core van de Hammer processor lijkt grotendeels op de K7. AMD richt zich voornamelijk op het verhogen van de IPC. Gezien het feit dat moderne processors al blij mogen zijn als zij met 4 execution units een IPC van 1,3 halen, is het duidelijk dat door verbetering van de efficiency nog veel performance verbeteringen gemaakt kunnen worden. AMD heeft bekend gemaakt dat het cachesysteem van de Hammer een verbeterde branch prediction en verbeterde TLB's (translation lookaside buffers) krijgt. De L2 cache heeft een grootte van maximaal 1MB en de memory controller is geïntegreerd in de processor voor minimale latencies. Zodoende hoopt men pipeline-stalling zoveel mogelijk te voorkomen en de nadelige gevolgen van een stall te beperken. Hogere kloksnelheden worden mogelijk door ondermeer een verlenging van de pipeline van 10 naar 12 stappen. In de presentatie gaat men uit van een processor op 2,66GHz. Verdere IPC verbetering is mogelijk door de 8 extra integer registers die ter beschikking staan in 64-bit mode. De Hammer heeft SSE en SSE2 support met 16 registers in 64-bit SSE2 mode. Dankzij SSE2 hoeft de floating point performance van de Hammer niet verkreupeld te worden door de beperkingen van de x87 FPU.

Memory controller

De Hammer architectuur breekt radicaal met het traditionele idee van een northbridge die het middelpunt vormt tussen processor, geheugen, AGP poort en de southbridge. Daarentegen is de Hammer als eerste high-end x86 processor voorzien van een geïntegreerde geheugencontroller. Dit levert een latency-verlaging op van 20 tot 30 procent en verbetert daarmee tevens de bandbreedte-efficiency. De controller heeft een 64-bit of 128-bit brede bus en ondersteunt PC1600, PC2100 en PC2700 DDR SDRAM. In het meest optimale geval resulteert dit in een bandbreedte van 5,3GB/s. Er worden maximaal 8 Registered DDR DIMMs van 2GB per controller ondersteund.

HyperTransport I/O

Het I/O gedeelte van de Hammer processor wordt afgehandeld door een snelle HyperTransport bus. De HyperTransport bus is gekoppeld aan de AGP8x poort en aan de southbridge, waar zich zaken zoals de PCI32, IDE en USB controllers bevinden. In multi-processor systemen kan één van de HyperTransport bussen gebruikt worden voor koppeling met een PCI-X bridge. Verder worden de HyperTransport bussen gebruikt voor de onderlinge communicatie tussen de CPU's in een multi-processor configuratie. In 8-way systemen gebruikt AMD een X-bar crossbar switch waarbij de vier centrale processors drie HyperTransport links gebruiken.

Schaalbaarheid

AMD wil met de Hammer architectuur een breed segment bedienen, beginnend bij desktops, workstations en later mobiele computers en zware 8-way server systemen. Vooral dat laatste vereist een architectuur die zeer schaalbaar is. De ondersteuning van 64-bit registers en 48-bit adresruimte versnelt het verwerken van grote getallen en heft de 4GB geheugenlimiet van 32-bit processors op. De geheugenlimiet wordt in de praktijk beperkt tot 128GB aangezien er niet meer dan 8 DIMM slots per controller gebruikt kunnen worden, maar dat zal voldoende zijn voor elke denkbare toepassing voor een server van dit kaliber.

Op het gebied van bandbreedte kiest AMD voor een solide, snelle en schaalbare architectuur waarbij de geheugencontroller in de processor is geïntegreerd en de processors in een multi-processor omgeving onderling communiceren via snelle point-to-point HyperTransport verbindingen. De geheugenbandbreedte schaalt daardoor mee met de toename van het aantal processors. Volgens AMD is de latency-penalty van een transfer over de X-Bar gelijk aan een pagemiss in lokaal geheugen. De latency bedraagt 140ns in 4-way systemen en 160ns in 8-way systemen. Dankzij de hoge geheugen bandbreedte, die in een 4-way systeem in totaal 8GB/s bedraagt, blijven de latencies laag als een 4-way of 8-way systeem onder heftige load staat. Bij een bus-systeem, zoals dat door Intel wordt gebruikt, nemen de latencies snel toe naarmate er meer processors in de bus zitten en het bandbreedteverbruik toeneemt. De totale I/O bandbreedte kan oplopen tot 25GB/s in een 8-way configuratie met 4 HyperTransport links.

RAS

De high-end ambities van AMD vinden weerklank in de aanwezigheid van RAS (reliability, availability en serviceability) features in de Hammer architectuur. Een voorbeeld is de ondersteuning van chipkill door de memory controller. Chipkill zorgt ervoor dat een server probleemloos kan voortleven op één of meerdere dooie DRAM chips. ECC is vanzelfsprekend aanwezig, zowel op de caches als het DRAM.

Resumerend...

Kijken we naar de toepassing van de Hammer in 1-way desktop systemen, dan kan de nieuwe architectuur van AMD gezien worden als een beefed-up K7 met 64-bit support. Maken we een analogie met auto's, dan kan de K7 gezien worden als een dikke P6 met opgevoerd motorblok, terwijl de Hammer het vooral van een geoptimaliseerd motormanagement, verbeterde aerodynamica en een verbeterde wegligging moet hebben . De innovaties zijn voldoende om ook op desktops een goede performance-verbetering te verwachten en niet alleen vanwege hogere kloksnelheden. In tegenstelling tot de Pentium 4 van Intel kunnen we bij de AMD ClawHammer wél een IPC-verhoging verwachten. Het gebruik van QuantiSpeed Model-nummers lijkt daarom waarschijnlijk. De Palamino, Thoroughbred en Barton cores werken aan de acceptatie van de QuantiSpeed-ratings voordat Hammer de markt betreedt. Silicon-on-Insulator, koper-interconnects en andere geavanceerde technologiën uit de keukens van IBM, Motorola en ASML dragen bij aan een verhoging van de kloksnelheid.

AMD K7 en K8 :^)

Dat AMD serieuze ambities heeft in de server en workstation markt moge duidelijk worden uit de moeite die de ontwerpafdeling van het bedrijf heeft gestoken in het ontwikkelen van een schaalbare architectuur. Het gebruik van meerdere processors betekent niet langer het delen van geheugen- en I/O bandbreedte, maar levert bij de Hammer een combinatie op van de totaal beschikbare bandbreedte. In dat opzicht loopt de Hammer architectuur mijlen ver voor op alles wat Intel momenteel kan bieden. Veel kritiek op het uitblijven van succes in de server en workstation markt heeft betrekking op de te beperkte productlijn van AMD. Met de komst van de Hammer zal dit verleden tijd zijn. Niet alleen low-end SMP systemen behoren dan tot de mogelijkheid, maar ook high-end 4-way en 8-way configuraties. Of dit ook meteen resultaat heeft in de vorm van commercieel succes valt te bezien, maar in ieder geval zal de technologie aanwezig zijn.

Ondanks de wilde speculaties over chip multi-processing en de patenten die AMD heeft verkregen met betrekking tot CMP technologie, verwijst de presentatie niet concreet naar de aanwezigheid van CMP. Wel worden er kleine hints gegeven op pagina 26 van de presentatie, waar een flowchart wordt getoond van een northbridge met twee CPU-poorten.


ClawHammer, SledgeHammer ...en nog een Hammer?

Volgens Silicon Strategies heeft AMD drie versies van de Hammer gepland. De ClawHammer voor desktops en 2-way systemen en de SledgeHammer voor 4-way en 8-way servers is bij iedereen bekend, maar over de derde Hammer versie is geen informatie bekend. Mogelijk is dit de CMP-variant. De ClawHammer en SledgeHammer zullen zich waarschijnlijk onderscheiden in de de grootte van de L2 cache, het aantal HyperTransport links en de breedte van de geheugenbus (64-bit bij de ClawHammer en 128-bit bij SledgeHammer). Voordat we beslag kunnen leggen op deze mooie spullen moeten we echter eerst wachten tot de release in de tweede helft van 2002....tenminste, als de geruchten over uitstel tot 2003 onjuist zijn.

Bronnen:

• AMD press release
  
• AMD Microprocessor Forum presentatie (PDF, 500KB)
  
• Ace's Hardware
  
• Ace's Hardware Forum
  
• Silicon Strategies
  
• Electronic Buyers' News

Reacties (51)

TLB IPC etc etc? mayb een klein tabelletje met een wordenlijst voor de minder technische tweaker?

pfff... dat noemt zich een tweaker

IPC: Instructions per clockcycle = Het aantal instructies dat een processor in een enkele clockcycle kan uitvoeren. Des te meer IPC's des te sneller een programma uitgevoerd heeft.

TLB: Translation Lookaside Buffer = een buffertje voor de vertaling van vitueel naar fysiek geheugen adres. Dit is nodig bij het benaderen van data in het geheugen. Door het TLB wordt er weer een snelheidswinst geboekt doordat er minder missers worden gemaakt. ff ter vergelijking:

TLB Athlon thunderbird
- 24 entries voor de instructie cache
- 32 entries voor de data cache

TLD P3
- 32 entries voor de instructie cache
- 72 entries voor de data cache

CMP: Chip Multi-Processing = Meerdere chips in een chip (processor) ingebouwd. Dit betekent dus dat er twee (of meer) cpu's of chips in een cpu worden gebakken. Hierdoor ziet een OS echter maar een CPU terwijl het werk toch over meerdere cpu's verdeelt kan worden.

Als elke tweaker zo technisch was als jij, wat heeft deze site dan nog voor een zin???

Your right... maar dan is er nog altijd iets als de zoekfunctie... zoek op t.net maar eens op bovenstaande termen. Dan zien je dat de termen voor een regular bekend klinken.

Ik durf mezelf wel regular te noemen en die termen zeggen me helemaal niets

In tegenstelling tot de Pentium 4 van Intel kunnen we bij de AMD ClawHammer wél een IPC-verhoging verwachten.

Ohw? Zal een Northwood met groter L2 cache en andere core-verbeteringen (+10%), plus het inschakelen van SMT in 2H2002 (+30%) dan niet tot een stijging van performance leiden? En dan heb ik het niet over performancestijging door een CPU die volgend jaar naar 3,5GHz wil gaan...

Hier wordt een vergelijking gemaakt met de "volgende" generatie processoren.

Ten opzichte van de PIII heeft de P4 geen IPC-verhoging.

Ten opzichte van de Athlon heeft Hammer wel IPC-verhoging.

Dat is wat er bedoeld wordt geloof ik.

Echt nieuw is de AMD dus niet. Oh ja, er zitten allerlei extraatjes op, maar in feite is het nog steeds voortborduren op een oud ontwerp van Intel (het is niet voor niets nog steeds een x86 ontwerp). De aankomende processor (Itanium) van Intel is daarentegen wel een nieuw(er) ontwerp. Nadeel is alleen dus de andere software die je ervoor moet hebben. Tsja, de meesten zullen dan dus wel kiezen voor de AMD, gewoon omdat dan de bestaande software erop kan draaien. Maar ik denk toch dat in een OS voor Itanium wel een emulator zal hebben om de "oudere" software te kunnen draaien. Ja, het zal wel niet zo snel zijn, maar bij genoeg applicaties maakt dat toch niet uit.
Ja, ik denk echt dat we naar een volgend ontwerp over moeten stappen, het x86-tijdperk heeft wel lang genoeg geduurd

De K7 en Hammer hebben niets te maken met een ontwerp van Intel. De instructieset is hetzelfde, maar de implementatie is volledig eigen ontwerp van AMD. De limitaties van de x86 ISA wil AMD oplossen met 64-bit support, meer registers, SSE2 voor floating point enz.

De Itanium zal in eerste instantie uitsluitend toepassing vinden in servers. Een beetje heel veel vertraging door een emulator is dan onacceptabel. De Itanium kan overigens gewoon x86 software draaien, alleen is-ie dan baggertraag.

De Itanium is zo anders dat die de eerst komende jaren absoluut niet geschikt is in situaties waar ook nog x86 software moet draaien, en aangezien dat bijna overal het geval is, is de markt voor de Itanium veel kleiner dan de markt voor de Hammer.

AMD heeft dan ook een zeer slimme zet gedaan om x86 gewoon te blijven gebruiken, want op deze manier kan de markt rustig overgaan op 64-bit servers terwijl ze gewoon de oude software kunnen blijven gebruiken. Het zelfde geld voor de consumenten markt.

Alleen zal op een gegeven moment de IA-64 van Intel ook veel ondersteuning krijgen en uiteindelijk op de consumenten markt terecht komen, en dan zou ik niet weten welke de nieuwe standaard wordt, want en x86-64 en IA-64 op één markt gaat niet werken.

Net als dat jij ook nog steeds een 3,5" diskdrive en COM-poorten e.d. hebt!

mmmm, mooi reviewtje.
Alleen vind ik dat er nog wel een lange tijd is tot "2e helft 2002", de Athlon is inmiddels ook wel weer over z'n hoogtepunt heen, toch?

de Athlon is inmiddels ook wel weer over z'n hoogtepunt heen, toch?

Als je vergelijkt wat er van de concurrentie (Intel dus) bestaat, dan is dat eigenlijk niet zo. AMD heeft nog de Thoroughbred en de Barton gepland vóór de Hammer. Beiden moeten de kloksnelheid van de Athlon's nog wat verderhelpen.

Intel heeft (denk ik toch) enkel de P4 NorthWood in het vooruitzicht voor 2002. Deze moet het dus uithouden tegen het aankomend geweld van AMD. De NorthWood is darentegen veel beter schaalbaar met het aantal MHz'en (euh sorry: GHz'en ).

barton staat ongeveer gelijk met Hammer gepland eigelijk

Vergis je niet... voordat de Hammer daadwerkelijk tegen een betaalbare consumenten prijs in de winkels ligt zijn we nog veel verder!

Rustig rustig... Eerst komt de XP nog. B-sides, Intel heeft toch nog geen antwoord? Dan heeft AMD geen reden tot haast.

De controller heeft een 64-bit of 128-bit brede bus en ondersteunt PC1600, PC2100 en PC2700 DDR SDRAM.

Misschien een stomme vraag (al bestaan stomme vragen niet), maar aangezien de ontwikkelingen in geheugen-land zo snel gaan lijkt me een ingebouwde memory controller niet echt fijn als die niet te omzeilen is door bijvoorbeeld een externe variant. Dan moet de interne natuurlijk wel uit zijn te schakelen, net zoals bij ingebakken AGP kaarten.

Nu is PC2700 nog ruim voldoende, maar als de Hammer volgend jaar uit komt is de opvolger daar al van uit, die dus niet te gebruiken is in een Hammer server o.i.d.

Of is het meebakken van zo'n controller niet echt moeilijk te doen en kan AMD dat relatief snel "omzetten" naar een snellere variant?

Misschien een stomme vraag (al bestaan stomme vragen niet), maar aangezien de ontwikkelingen in geheugen-land zo snel gaan lijkt me een ingebouwde memory controller niet echt fijn als die niet te omzeilen is door bijvoorbeeld een externe variant.

Wat noem je snel ? CPU ontwikkelingen gaan toch wel sneller volgens mij... PC100/133 heeft meerdere generaties cpu's meegemaakt, net als DDR en RDRAM.

Verlopig komen er alleen verbeterde versies van huidige geheugen types op de mark. En het gaat om de resultaten niet om gebruikte technologie.

kleinigheidje, die memory-controller bestaat uit 2 delen, de MCT (memory-controller zelf) en de DCT (Dram-controller), nu, die controllers nemen erg weinig plek in, en om een nieuw typpe RAM te ondersteunen moet enkel de DCT worden aangepast

AMD heeft al gezegd dat die DCT zeker mee zou evolueren met wat er in de geheugenmarkt gebeurt, een DDR-II-controller gaat er allesinds komen (een theoretische RDRAM-controller is bv ook maar een kleine moeite)

Echt nieuwe of cruciale dingen zijn niet bekend gemaakt. Wordt er bijvoorbeeld ondersteuning voor de Hammer in Windows ingebouwd? Lijkt me wel belangerijk want anders kan er geen native code gebruikt worden.

Met de introductie van de Hammer waardoor de logica van het chipset in de core van een CPU wordt meegebakken stuit AMD wel een heleboel chipset fabrikanten zoals bv VIA tegen de borst. Het enige waar die dan nog goed voor zijn is het produceren van het mobo... chipsets bakken is niet meer nodig.

Wordt er bijvoorbeeld ondersteuning voor de Hammer in Windows ingebouwd?

Wat dacht je van Windows XP 64 bit Edition? Ondersteuning voor x86-64 en IA64.

chipsets bakken is niet meer nodig

In ieder geval zullen er nog southbridges gebakken moeten worden. En misschien gebruikt AMD wel technologie van de chipsetbakkers voor de geheugencontrollers in de core.

Windows XP 64 bit ondersteund voorals nog enkel de IA64 van intel. Er zijn helemaal nog geen berichten dat x86-64 ook wordt ondersteund... jij baseert je verhaal enkel op geruchten.

En anders wil ik graag het persbericht van Microsoft of AMD zien

Je hebt gelijk
Ik heb ff een beetje info doorzocht en het is idd alleen nog maar een gerucht.
Laten we dan maar hopen dat die geruchten waar blijken te zijn!

De kans dat dit ook werkelijk wordt ondersteund in de uiteindelijk release is dus 0.
De final van XP is al (bijna) uit, en Amd staat helemaal niet klaar met een demo model van de Hammer's, terwijl Intel toch druk aan het showen is met allemaal chips die toch 64bit schijnen te zijn.
(En getest met windows XP, if I'm right?)

Het maakt niet uit hoe je instructieset inelkaar zit, maar Intel heeft 1 voordeel, IA64 is niet lekker 32bit compatible, dus heeft MS er baat bij de instructieset goed te implementeren, die Amd's draaien toch wel OK, ongeacht welke instructieset. Dan hoeft MS helemaal geen dure uren te besteden aan die instructieset, ze kunnen rustig wachten of het wat wordt.

De Final van WinXp 32 bit is al bijna uit

Win XP64bit is nog steeds erg beta

misschien dat we meer single-chip chipsets gaan zien, omdat er van de northbridge alleen nog de AGP-bus overblijft, die kan dan verhuizen naar southbridge

Daarentegen is de Hammer als eerste high-end x86 processor voorzien van een geïntegreerde geheugencontroller.

Ik dacht dat de Transmeta Crusoë dit allang had eigenlijk. Dus echt nieuw is dit niet. Het idee zowieso niet. Ik ben benieuwd hoever AMD het deze keer zal schoppen. De K7 was een goeie zet, maar die heeft ook niet alle features gehaald (weet iemand nog dat er 512k, 1MB en 2MB level2-cache versies zouden uitkomen?). 4 en 8-way SMP zou ook met de K7 al mogelijk moeten zijn. AMD doet het leuk in de (thuis-)pc-wereld, maar vooral in de workstation markt hebben ze nog niet veel. Ik vraag me af in hoeverre ze dat met de K8 kunnen veranderen. Want ik geef toe, het ziet er erg leuk uit Maar ja, het blijft een x86, dus je zal er nog steeds DOS 3.3 op kunnen draaien...

De National Semiconductor Geode (System on a chip proc gebaseerd op de Cyrix 6x86) heeft ook een geïntegreerde northbridge, maar dat is evenals de Crusoe niet high-end.

De plannen met de Mustang en 4-way 760MP systemen (met twee northbridges) zijn ergens eind 2000 plotseling van de roadmap verdwenen. Misschien had AMD niet voldoende middelen om zich met de Athlon al volledig op de workstation/server markt te richten terwijl tegelijkertijd de Hammer architectuur van de grond moet komen. Nu moeten ze wat voortpruttelen met de 760MP en hopen dat AMD al enige acceptatie in de servermarkt heeft opgebouwd op het moment dat ze hun slag willen slaan met de Hammer. Ik denk niet dat je grote OEMs deals hoeft te verwachten voor 760MP systemen. Er worden wel wat kleine succesjes geboekt zoals bijv. Rackspace.com die een groot deel van hun dedicated servers op AMD processors draait (http://www1.amd.com/CorpAd/RackSpace
).

Zelfs Intel heeft een low-end proc. met integrated mem. controller uit willen brengen Timna (en iig gemaakt) maar omdat deze precies tussen de Duron/Celeron war lag en de prijzen zo laag waren is deze chip niet meer in productie gegaan.

Hmm, waarom zijn wij ook al weer weggegaan bij Rackspace.... Had toch iets te maken met de kwaliteit van de servers?

Ja maar onze bak draaide op een dual PII/PIII . Ik mag hopen voor alle Rackspace klanten dat ze daar niet meer zulke ranzige configuraties bouwen als dat Sebulba machientje dat wij destijds hadden. Bij een uptime van 8 dagen mochten we al een feestje gaan organiseren.

Ze profileren zich tegenwoordig nogal als hoster waar service hoog in het vaandel staat. Helaas hebben wij daar destijds bar weinig van kunnen merken (met als tragisch dieptepunt 2 dagen downtime).

De geheugenlimiet wordt in de praktijk beperkt tot 128GB aangezien er niet meer dan 8 DIMM slots per controller gebruikt kunnen worden

Wow, dat is 16GB per slot...Ik wist niet eens dat er zulke grote dimm's bestonden.

Nee hoor, in het artikel staat: In het meest optimale geval resulteert dit in een bandbreedte van 5,3GB/s. Er worden maximaal 8 Registered DDR DIMMs van 2GB per controller ondersteund.

Dus er kan maximaal 2GB in één bank als ik het verhaal goed begrijp. (Dus 8 banken maal 2GB is 16GB per controller).

Elke controller kan maximaal 8x2 gig aan, in een 8-way smp systeem is dus 8x8x2=128 gig mogelijk omdat elke cpu zijn eigen controller bevat.

De "K7 on steroids": een kleine die (105 mm^2), dus goedkoop te bakken (desktopversie).
Een 12 stage pipeline + 130 nm SOI = hoge snelheden. Zonder IPC verlies.
De clawhammer heeft in iedergeval de potentie om een echte kaskraker te worden.

het potentieel allesinds, de potentie is misschien eerder voor de ontwerpers weggelegd (tenzij je op processors geilt natuurlijk)

Ik lees net bij die gasten van de c't dat een 2 GHz Hammer, er naar verluid een Specint2000 op na zal houden van meer dan 1400 !!!!!!!!!!!!

Een P4 2 Ghz levert "maar" 640

De IBM Power4 op 1,3 Ghz levert 783

Dan strookt dit ook aardig dat een 2 Ghz Hammer een performance rating van 3500+ zou krijgen.

Brute Power

Over een klein jaartje komt ie pas uit .... zie ook de wet van Moore ... en dan is het allemaal wat minder impressive (maar impressive nonetheless ...).
Ik wil hier gewoon een energiezuinige versie van ...
Kwordt gek van die stofzuiger onder mijn bureau (niet echt ... mowahaha Zalman is everywhere ..even in my powersupply) ... maar toch. Dring het energieverbruik terug !