AMD wil met de Hammer architectuur een breed segment bedienen, beginnend bij desktops, workstations en later mobiele computers en zware 8-way server systemen. Vooral dat laatste vereist een architectuur die zeer schaalbaar is. De ondersteuning van 64-bit registers en 48-bit adresruimte versnelt het verwerken van grote getallen en heft de 4GB geheugenlimiet van 32-bit processors op. De geheugenlimiet wordt in de praktijk beperkt tot 128GB aangezien er niet meer dan 8 DIMM slots per controller gebruikt kunnen worden, maar dat zal voldoende zijn voor elke denkbare toepassing voor een server van dit kaliber.
Op het gebied van bandbreedte kiest AMD voor een solide, snelle en schaalbare architectuur waarbij de geheugencontroller in de processor is geïntegreerd en de processors in een multi-processor omgeving onderling communiceren via snelle point-to-point HyperTransport verbindingen. De geheugenbandbreedte schaalt daardoor mee met de toename van het aantal processors. Volgens AMD is de latency-penalty van een transfer over de X-Bar gelijk aan een pagemiss in lokaal geheugen. De latency bedraagt 140ns in 4-way systemen en 160ns in 8-way systemen. Dankzij de hoge geheugen bandbreedte, die in een 4-way systeem in totaal 8GB/s bedraagt, blijven de latencies laag als een 4-way of 8-way systeem onder heftige load staat. Bij een bus-systeem, zoals dat door Intel wordt gebruikt, nemen de latencies snel toe naarmate er meer processors in de bus zitten en het bandbreedteverbruik toeneemt. De totale I/O bandbreedte kan oplopen tot 25GB/s in een 8-way configuratie met 4 HyperTransport links.
  |
RAS
De high-end ambities van AMD vinden weerklank in de aanwezigheid van RAS (reliability, availability en serviceability) features in de Hammer architectuur. Een voorbeeld is de ondersteuning van chipkill door de memory controller. Chipkill zorgt ervoor dat een server probleemloos kan voortleven op één of meerdere dooie DRAM chips. ECC is vanzelfsprekend aanwezig, zowel op de caches als het DRAM.
 |