Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Speculaties rondom Intel's Yamhill-techniek

Bij Chip Architect is een onderzoek te vinden over Prescott. In een diepgaand artikel concludeert Hans de Vries dat het er sterk op lijkt dat Prescott inderdaad over Yamhill-technologie zal beschikken, een techniek om 64-bit integers te ondersteunen. Of de technologie bij de release ook daadwerkelijk ingeschakeld wordt is en blijft onbekend. In een eerder artikel was al geconcludeerd dat Prescott zal beschikken over een vergroot trace cache om de IPC te verhogen. Ook werd toen al een bus voor L3-cache ontdekt, maar het is mogelijk dat deze techniek pas later wordt geďntroduceerd, bijvoorbeeld bij de introductie van de Prescott-775.

In het nieuwe artikel worden verschillende argumenten aangevoerd die erop wijzen dat Intel in feite twee 32-bit integer units gebruikt om 64-bit bewerkingen mogelijk te maken. Allereerst is er het ontbreken van een tweede AGU (Address Generator Unit). In een normale 32-bit architectuur zou de integer unit een AGU nodig hebben om snel de belangrijkste bytes te leveren. Het ontbreken ervan duidt erop dat het hier gaat om een unit die gebruikt wordt als uitbreiding van de eerste. Hierbij is een AGU geen strikt vereiste, wat het ontbreken ervan verklaart.

Het tweede argument dat wordt aangevoerd heeft te maken met het aantal geheugenplaatsen. Op een foto kon de schrijver onderscheiden dat de tweede integer unit 0,07 millimeter smaller is, wat erop wijst dat er minder bits worden opgeslagen. Een normale unit slaat 32 informatiebits op en daarnaast nog zes statusbits. Deze laatste bits lijken te te ontbreken. Dit kan verklaard worden door aan te nemen dat het niet gaat om een volledige 32-bit unit, maar om een onderdeel dat indien nodig bits 33 tot en met 64 van een 64-bit integer opslaat. Het is duidelijk dat er door het ontbreken van de statusbits in de tweede integer unit geen 32-bit getal kan worden verwerkt.

Een derde aanwijzing wordt gegeven door de plaatsing van de data caches. Dit onderdeel van de L1-cache is in tweevoud aanwezig op de core, evenals de integer unit. Als de twee caches los van elkaar werkten, zou de plaatsing weinig uitmaken: zolang ze zich maar dicht bij de AGU bevinden is het goed. Als de twee 32-bit caches echter gecombineerd moeten worden tot een 64-bit data cache, dan is het belangrijk dat de signalen van en naar beide onderdelen gelijktijdig arriveren en moeten beide caches dus even ver van de AGU geplaatst worden. Uit de afbeelding van Chip Architect blijkt dat dit inderdaad het geval is. Aan het eind van het artikel wordt tenslotte nog geconcludeerd dat Nocona, de serverversie van Prescott, met vier threads tegelijk overweg zal kunnen:

How can a 32 kB L1 cache be 4-way set associative with 4 kB page memory management!.. Don't you need at least 8 ways? (8 x 4 =32) Aren't we missing a selection bit here. Ahaa... They must be using a Thread ID bit so 2 threads get half of the cache (4 ways) and the other 2 get the other 4 ways. So Nocona will have a 32 kByte L1 Data Cache! And the other way around: It proves that Nocona will handle 4 threads!
Vergelijking van Chip ArchitectNorthwoodPrescott/Nocona
Data width32-bit32/64-bit
Aantal threads2Prescott: 2
Nocona: 4
L1 data cache8KBPrescott: 16KB
Nocona: 32KB
Instruction trace cache1228816384
Bandbreedte trace cache3 micro-ops per kloktik4 micro-ops per kloktik
L2-cache512KB1024KB
Instructions in flight126256
Integer register file128x32-bit256x64-bit
Floating point register file128x128-bit256x128-bit
Load buffer48 entries96 entries
Store buffer24 entries48 entries

Door Jonathan Brugge

Nieuwsposter/Frontpage-admin

27-03-2003 • 18:03

20 Linkedin Google+

Submitter: T.T.

Bron: Chip Architect

Lees meer

Nieuwe details Prescott en Tejas Nieuws van 26 maart 2003
Intel Pentium 4 'Tejas' snapshot Nieuws van 26 maart 2003
Intel maakt details IDF-agenda bekend Nieuws van 8 februari 2003
Officieuze roadmap Intel Pentium 4 Nieuws van 29 november 2002

Apple iPhone XS Red Dead Redemption 2 LG W7 Google Pixel 3 XL OnePlus 6T (6GB ram) FIFA 19 Samsung Galaxy S10 Google Pixel 3

Tweakers vormt samen met Tweakers Elect, Hardware.Info, Autotrack, Nationale Vacaturebank en Intermediair de Persgroep Online Services B.V.
Alle rechten voorbehouden © 1998 - 2018 Hosting door True