Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

AMD Hammer architectuur artikel bij AnandTech

Na Femme's artikel over de AMD Hammer processor architectuur, heeft nu ook AnandTech een uitgebreid artikel gepubliceerd over de Hammer technologie. De AMD K8 core moet de opvolger worden van de op dit moment gebruikte K7 architectuur, waarop de Athlon, Athlon Thunderbird, Athlon XP en daarvan afgeleide processoren zijn gebaseerd. De Hammer architectuur heeft als opvallendste vernieuwing de mogelijk tot het gebruik van 64 bit registers en de mogelijkheid een grotere hoeveelheid geheugen te adresseren. In tegenstelling tot Intel's 64 bit oplossing, de Itanium, is de Hammer een uitbreiding op de huidige 32 bit x86 ISA (Instruction Set Architecture).

Het artikel van AnandTech begint met een vergelijking tussen de Hammer architectuur en andere technieken, waaronder dus Intel's Itanium en de huidige 32 bit architecturen. In dit deel wordt ook uitgelegd dat AMD niet een hogere snelheid wil bereiken door het verhogen van de klokfrequentie, maar door het verhogen van de IPC (instructions per clockcycle). Dit in tegenstelling tot Intel, die juist door het verhogen van de klokfrequenties snellere processoren wil maken. Zeer hoge klokfrequenties (10GHz en sneller) stellen namelijk hoge eisen aan de package van de processor. Intel heeft hiervoor de BBUL techniek voor op de plank liggen, maar AMD heeft niet het geld (en waarschijnlijk de tijd) om een dergelijke package type te ontwikkelen. Om de IPC zo hoog mogelijk te krijgen (en dus zo snel mogelijke processor te ontwikkelen) is de pipeline van de Hammer zo kort mogelijk gehouden. De pipeline van de Hammer bestaat uit slechts 12 stappen, wat een verhoging is van 20% ten opzichte van de K7 architectuur. Ter vergelijking: de Pentium 4 pipeline was 100% langer dan die van de P6 (Pentium II/III) architectuur.

De rest van het artikel van AnandTech bestaat in feite uit de uitleg hoe AMD de IPC verder heeft trachten te verhogen (zoals ook al in Femme's artikel is te lezen):

* GeÔntegreerde memory controller
Hiermee tracht AMD de IPC te verhogen door de latency naar het geheugen te verlagen. Dit heeft als resultaat dat data uit het geheugen sneller beschikbaar is voor de processor wat er voor zorgt dat de processor efficiŽnter wordt gebruikt omdat deze minder lang hoeft te wachten. Hiermee wordt een van de belangrijkste functies van de northbridge overgenomen door de processor, wat er op neerkomt dat chipsets voor de Hammer processor architectuur eenvoudiger zullen worden, omdat deze vaak tot alleen een southbridge beperkt kunnen blijven.

* Verbeterde branch predection unit
Dit onderdeel van de processor tracht te 'voorspellen' wat de volgende instructie wordt die de processor moet verwerken. Door deze voorspelling te verbeteren, zal de processor minder vaak een 'foute' instructie uitvoeren, wat wederom de IPC verbeterd.

* Hoger aantal TLB (Translation Lookaside Buffer) entries
Deze dienen voor het bufferen van vertaalde 'virtuele' geheugen adressen naar 'fysieke' geheugen adressen. Het voordeel om deze uit te breiden is, dat de processor minder vaak het (relatief langzame) geheugen moet benaderen, om niet gebufferde adressen te vertalen.

Verder zijn er uiteraard nog andere verbeteringen aangebracht. Zo is er een ander cache systeem en heeft de Hammer architectuur een veel betere ondersteuning voor het gebruik van meerdere processoren (SMP). Dit laatste is onder andere mogelijk geworden omdat AMD is afgestapt van de EV6 bus die voor de K7 wordt gebruikt. Naar verwachting zal de Hammer architectuur in 2003 pas op de markt beschikbaar zijn. Testsamples worden echter al het komende jaar verwacht:

This was a fun article to write because the architecture behind Hammer is truly very interesting. It's refreshing to see another approach to the problem of improving performance. The sharp contrast that the Hammer makes with Intel's NetBurst architecture that is behind the Pentium 4 doesn't make it better; it just means that AMD will have a different set of problems to face going forward.

[...] At the same time we shouldn't discount Intel as they still hold the majority of the market and they do have the potential to take their technology very far. What AMD's recent gains do prove however is that there won't be a return to domination for Intel anytime soon; this two man race will be continuing for some time to come. Both AMD and Intel have had their slipups; while Intel's have been more recently, AMD is far from immune to them.

The technology behind Hammer is there, as is the potential for it to succeed. But AMD has a lot of work to do between now and its release in the next 12 months. Many forget that until the Athlon, AMD didn't have the best execution track record. It's a long road ahead for the Hammer design team, good luck guys.

Met dank aan RobT voor het submitten van dit artikel.

Door

Nieuwsposter

39 Linkedin Google+

Bron: AnandTech

Reacties (39)

Wijzig sortering
Hmm.. ben erg benieuwd hoe die geÔntegreerde memory controller het gaat doen..

Zeker in een systeem met meerdere CPU's kon dit wel e ens heel erg interessant e resultaten opleveren!!

Van AnandTech:

"The benefits of a memory controller integrated into the CPU are tremendous; not only do you get much lower latency operation since all read/write requests no longer have to go through an external North Bridge before getting to memory but you also significantly reduce the chances of chipsets holding back the overall performance of a platform. We have seen countless examples of the Athlon being held back by platforms that are performing under par. At the same time, AMD has made it clear that they don't have the desire or the capability of becoming the chipset manufacturer that Intel is today. What better solution than to remove the problem altogether and integrate the memory controller into the CPU?"

Gewoon jammer dat ie er nog niet is :9~

Edit: link repareren.. :)
Iets wat me net nog te binnen schoot: die geintegreerde geheugen controller (northbridge functionaliteit) zorgt er ook meteen voor dat dat geoptimaliseerd is, en dat de 'hot spots' van het chipset design weg zijn.
Ga maar na, al die 'instabiliteits'-problemen die het imago van AMD geschaad hebben, hoeveel daarvan zijn wel niet afkomstig van mindere chipsets, data corruption van de geheugenbanken etcetc. Niet dat dat nou vaak gebeurd, maar het is een van de oorzaken van instabiliteit (niet in de laatste plaats door te agressieve instellingen van ruimdenkende tweakers).

En daar gaan ze dus veel minder last van krijgen. De southbridge is over het algemeen duidelijker/meer gestandaardiseerd, en minder kritisch. Dus kan AMD met gerust hart dat werk aan VIA SIS en ALI overlaten.
Intel zal met de Itanium eerder de high-end server markt proberen te gaan veroveren met de Itanium serie dan AMD met de Hammer
Daar zijn ze al even mee bezig hoor. Er zijn o.m. servers van HP en Compaq te koop met Itanium's aan boord. Maar je hebt gelijk: de Itanium is momenteel enkel gericht op de high-end servers.
AMD zal met de Hammer de mensen bedienen die een hele snelle CPU nodig hebben en daarbij ook nog heel veel x86 software draaien.
Eigenlijk is dat iedereen die in de volgende categorieŽn vallen:

* budget PC gebruikers
* mainstream-desktop PC gebruikers
* low-end servers
* mid-range servers

en in beperktere mate ook de mensen met high-end servers.

Software moet specifiek voor de IA-64 instructieset geschreven zijn opdat de Itanium/McKinley nuttig zou zijn. Dat is bij de Hammer-reeks niet het geval. Voor high-end servers is dit niet zo'n probleem omdat de software daar makkelijker herschreven wordt voor een ander platform als die een beter potentieel biedt.

Hoe lager je gaat in de klassen gebruikers, hoe minder vanzelfsprekend het wordt om de software te herschrijven. De winst die eruit gehaald wordt om de software IA-64 te compileren is steeds lager. Bij de budget-gebruikers is er bv. geen winst op dat vlak: alle huidige systemen zijn voor hen immers voldoende de taken die zij verrichten.
Wie uiteindelijk gaat winnen is heel moeilijk te zeggen, omdat de Itanium serie niet erg goed is in x86 software
De Itanium is in x86 software ronduit erg slecht: de prestaties liggen onder die van een 486. De Hammer is in die software echter uitzonderlijk sterk... Het voordeel van de Itanium is dat software die er specifiek voor geschreven wordt veel efficiŽnter draait dan soft op de Hammer.
op een gegeven moment x86 echt te langzaam wordt waardoor EPIC dan wel weer interessant is
Intel dacht dat we zowat op het einde van de ontwikkelingen in de x86 architectuur zaten. AMD heeft bewezen dat er nog wel het een en het ander mee te doen is. Of dat voldoende zal zijn om EPIC te verslaan is natuurlijk een ander verhaal.
Ik vrees dat de hamvraag niet eens zal zijn wie de snelste is maar eerder wie de beste marketing doet.

Beeld eens in.. zodra deze processors doorstromen naar het gewone publiek en Jan Modaal ziet bij z'n lokale pc-boer een intel 10GHz en een Amd 5GHz staan.
Dan mag die AMD nog 2 keer sneller zijn, Jantje zal in veel gevallen toch die intel kopen.. want intel kent iedereen.. intel is zeker goed..

Op dit item kan niet meer gereageerd worden.


Apple iPhone X Google Pixel 2 XL LG W7 Samsung Galaxy S9 Google Pixel 2 Far Cry 5 Microsoft Xbox One X Apple iPhone 8

© 1998 - 2017 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Hardware.Info de Persgroep Online Services B.V. Hosting door True

*