Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

TSMC gaat fabriek voor 3nm-chips bouwen

TSMC gaat een fabriek bouwen waar het 3nm-chips kan produceren. De productiefaciliteit komt in het Tainan Science Park te staan, waar TSMC al meerdere fab's voor de chipproductie heeft. Wanneer de fabriek gereed moet zijn, is niet bekend.

TSMC meldt het doorgaan van de plannen voor de 3nm-fab in een korte mededeling zonder details te geven. Het bedrijf noemde een jaar geleden 2022 als jaar waarin productie in een nieuwe fabriek voor 5nm- en 3nm-chips van start moest gaan, maar niet bekend is of TSMC die planning nog steeds aanhoudt.

TSMC is in een race verwikkeld met Samsung, Intel en Global Foundries om zo snel mogelijk over te blijven stappen op kleinere nodes voor de chipproductie. TSMC wil volgend jaar chips op 7nm produceren, gevolgd door een 5nm-productie in 2019. Om chips op die schaal te kunnen produceren zetten ze euv-machines van ASML in, in ieder geval voor bepaalde lagen van de chipproductie.

Tegenover Digitimes laat de woordvoerder van ASML China weten dat in 2019 ook de eerste Chinese chipfabrikant euv-machines gaat installeren. ASML heeft inmiddels veertig Chinese klanten. Het bedrijf zette in 2016 600 miljoen euro om in het land en verwacht verdere groei naarmate de Chinese chipmarkt in omvang toeneemt.

Door Olaf van Miltenburg

Nieuwsco÷rdinator

02-10-2017 • 18:27

51 Linkedin Google+

Reacties (51)

Wijzig sortering
ASML formule voor Standard Node = 0.0427 (CPP x MMP)0.6929
Mist hier een operator, of vermenigvuldigd deze formule daadwerkelijk twee constanten?
Juist inderdaad waarom zouden ze er geld insteken terwijl het misschien niet technisch mogelijk is.
Ze zullen wel een of ander trukje hebben waardoor het allemaal wel mogelijk is.
Maar er kan inderdaad best veel mis gaan denk aan lekstromen.
Zover ik begrepen heb is 3 nm helemaal niet mogelijk dankzij quantum tunneling.
Dat werd een tijd geleden ook gezegd voor transistors kleiner dan 100 nm.
Er zal misschien meer foutcorrectie plaats moeten vinden.
Quantum tunneling effecten treden op elke schaal op. Al maak je ze een kilometer groot, het is niet theoretisch uit te sluiten. Alleen: het is een kans. En met kleinere transtoren heb je een dubbel effect: de kans dat een electron tunnelt neemt (sterk) toe, en bovendien heb je vanwege de kleinere gates ook minder electronen nodig om ze op te laden.

Nu kun je wel wat trucs uithalen. Gebruik een lagere spanning, en de kans op tunnelen neemt weer af. Dan wordt de chip wat minder snel, natuurlijk. En je kunt ook preciezer gaan kijken waar precies in de transistor de tunneling het meest effect heeft, en dat deel selectief groter maken (vandaar dat we nu al de discussie hebben over wat precies 14 nm is - 't is geen simpel vierkant grid met hokjes van 14x14 nm)
Aha exact dit. In theorie is het dus ook mogelijk om gigantisch hard tegen een deur aan te rennen en er dan in zijn geheel door te "tunnelen".
De vraag is niet goed, immers: Wat is de langzaamste snelheid waarbij u in een vrije val kan zijn (hopelijk met parachute) zonder door de lucht afgeremd te worden?

Bij 1 km/u heeft u al luchtwrijving! Net zoals er bij 90nm al tunnel-effecten zijn. Bij 300km/u is de luchtwrijving even groot als de zwaartekracht, dus kan u niet meer sneller vallen. Op dezelfde manier is er bij 'aan 90nm gelijkblijvende vorm en materiaal van de transistor' bij de 7nm node voor 90% lekstroom door quantum tunneling. Maar dat is dus grotendeels verholpen met andere vorm en materialen.

Een betere vraag is dus bij welke hoeveelheid lekstroom door tunneling acceptabel is, en wat de 'naam' is van de node waarbij dat zou optreden; want de naam heeft geen een op een verband met fysische afmetingen, hoewel wel correlatie. Vziw gaat TSMC voor 5 of 3 nm 'gate all around' gebruiken: Een Fin heeft de vorm van een 'muur' en een GaA een 'pijp'; dan is het lekken door tunneling misschien maar 15% en dat is acceptabel.
Een wafer een glasplaat noemen vind ik geen goede vergelijking...

Naar wikipedia voor het gemak:
"In de micro-elektronica is een wafer een dunne plak monokristallijn halfgeleidermateriaal"

De overeenkomst is idd dat er in glas ook silicium zit, maar goed, evt op basis daarvan een wafer een glasplaat noemen is niet ok. Daarnaast, glas is een isolator, wafers van silicium, zijn halfgeleiders.

Redelijk aardige info: https://wetenschap.infonu...worden-chips-gemaakt.html
Silicium is een donkergrijs broze metallo´de. Het is meestal vierwaardig maar kan ook tweewaardig zijn. Silicium dioxide(SiO2) is de meest voorkomende siliciumverbinding en als zand de meest voorkomende verbinding in de aardkorst. Het kan ook de vorm aannemen van o.a. kwarts, rotskristal, agaat, flint en opaal. In 1824 maakte J÷ns J Berzelius als eerste zuiver silicium.

Metallo´den/semi-metalen vormen een groep elementen die qua eigenschappen tussen de metalen en niet-metalen in zitten. In het periodiek systeem zijn zij te vinden op de diagonaal van het P-blok van linksboven boor naar rechtsonder astatium. De reden daarvoor is dat de elektronegativiteit juist langs de andere diagonaal toeneemt.

[Reactie gewijzigd door SSDtje op 3 oktober 2017 12:32]

Mooie informatie, maar waarom als antwoord op mijn info/opmerking tav de glas vergelijking? Ziet er ook uit al een copy/paste van het web zonder verdere toevoegingen...
Bovenste gedeelte is zo goed als copy, paste inderdaad, maar heb er zelf nog wel even bij vermeld waar metallo´de voor staat, aangezien dat in het stuk niet duidelijk werd gemaakt, en wel degelijk van belang is, zoals je kunt lezen aan de info die ik er over gegeven heb.
En dan met name dit stuk: "Metallo´den/semi-metalen vormen een groep elementen die qua eigenschappen tussen de metalen en niet-metalen in zitten"

Edit: Typo

[Reactie gewijzigd door SSDtje op 3 oktober 2017 14:22]

Aha, ok, dank je. Zal er 'mijn neus eens in steken'.
Doe dat vooral, het is namelijk zeer interessante materie kan ik je vertellen, athans dat vindt ik dan.
Al moet je wel net even weten waar ze het soms over hebben, en daar kan de info van mij je in elk geval al een beetje mee vooruit helpen.
:)
Ben vandaag op visite geweest bij het ASML experience center waar ze een boule hebben staan en wafers hebben liggen. Naast dat het een leuke plek is om een keer te gaan kijken ziet een onbewerkte wafer er uit zoals je zou verwachten van een donker zilveren ronde plaat.
Tja, de wafer is maar saai om te zien. (vind ik) De machine daarintegen... Het experience center is echt een goed idee voor mensen die nooit in de cleanroom zijn geweest, of dat ook niet mogen. Van dichtbij is een machine nog indrukwekkender. Zeker als je weet wat er zich allemaal in afspeelt en wat er voor nodig is (geweest) hem verzonnen, uitgewerkt en werkend te krijgen.
Aangepast naar kristallijn silicium, dat is inderdaad heel anders dan glas.
Dan is het prettig om de tekst netjes te verbeteren en er de juiste uitleg bij te geven ipv alleen zeggen dat iets niet klopt.
Ik herinner me nog de tijd dat we van 1 um naar 0,8 gingen - al dit soort maten zijn niet super nauwkeurig. Dat moet je letterlijk nemen : de variatie tussen twee lijntjes is makkelijk 10%. Dat is praktisch onvermijdelijk - als we 7 nm ▒1% konden maken, dan ook 5 nm ▒ 10%.

Dat verklaart waarom we nu wel betere opbrengsten krijgen van 14 nm processen; die krijgen we goed in de vingers.
Staan bij klanten als Samsung
ASML bedenkt, maakt en fabriceert machines en software die onderdeel uitmaken van het fabricage process van IC's (chips). En om iets specifieker te zijn, dat deel wat het werkende hart/kern van een IC is. Daarbuiten zijn nog enorm veel andere stappen nodig om van zand tot een werkend IC te komen.

[Reactie gewijzigd door JanusJaap op 3 oktober 2017 11:04]

Op dit item kan niet meer gereageerd worden.


Call of Duty: Black Ops 4 HTC U12+ dual sim LG W7 Google Pixel 3 XL OnePlus 6 Battlefield V Samsung Galaxy S9 Dual Sim Google Pixel 3

Tweakers vormt samen met Tweakers Elect, Hardware.Info, Autotrack, Nationale Vacaturebank en Intermediair de Persgroep Online Services B.V.
Alle rechten voorbehouden © 1998 - 2018 Hosting door True