AMD test Phenom-cpu's op basis van 45nm-procedé

Het geld wat ze met pijn en moeite binnen hebben gehaald was dus hiervoor bestemd. (oude apparatuur verkopen, eigen aandelen voor meeneemprijzen verkopen aan arabieren)

Dat had amd nodig om over te kunnen stappen op 45nm.

Trouwens aandelen van Amd zijn 11% gestegen vrijdag.

Ik denk dat dat achterstand heel erg overdreven wordt

en die ene arabier die is nu zo'n 68,42 miljoen rijker en stijgende

bron: nieuws: Arabieren investeren 622 miljoen dollar in AMD

[Reactie gewijzigd door Woodpro]

AMD heeft al minsten een jaar 65nm cpu's (Brisbanes, en die zijn heel goed). De groei is er alleen een beetje uit bij de K8 en de K9/Phenom/Barcelona wil maar niet van de grond komen. Hopelijk is dit idd het zetje dat ze nodig hebben.

Ze moeten wel aangezien ze gemerkt hebben dat hun achterstand tov Intel veel geld kost. Men had dus ambitieuze plannen om de achterstand qua productieproces te verkleinen naar 1/2 jaar. Maar ook dat lijkt nu niet gehaald te worden.

tjah... TDP... Tis niet omdat 2 processoren eenzelfde TDP hebben dat ze evenveel verbruiken hé.

Nou, het is en blijft voorlopig wel zo dat bij een identieke chiparchitectuur de frequentie wedegelijk gaat uitmaken.
Natuurlijk gaat dit allang niet meer op voor het vergelijken van bijv. de C2D met de phenom.

Totaal verkeerde conclusie

Snel verklaard (stond te lezen in een "documentaire vant.net"):


Vroeger: "groot" procede => weinig lek stroom =>TDP ~Clock
Nu: klein procede => Veel lekstroom => Lekstroom bepalende factor =>TDP~CPU design

vroeger: 50W afhankelijk van Clock + 10W lekstroom
Nu: 20W afhankelijk van Clock + 60W Lekstroom

Met andere woorden, voor een reeks CPU stelt men het TDP ongeveer gelijk, de iets minder goed gebakken, verliezen meer, en clock men dus lager =>TDP gelijk aan de iets beter gebakken, die op een hogere clock werken.

===================================================================

Maar of AMD echt sneller kan gaan door op 45nm betwijfel ik. Er is namelijk een timing fout, waardoor als de CPU te snel gaat, er bugs onstaan. (TLB bug) Die bug fixen lijkt me redelijk moeilijk, en ik denk dat er drastische design-compromien moeten worden gemaakt, of de chip moet voor een deel opnieuw worden uitgevonden.

timing bug's komen vaker voor bij CPU bouwers, dan men denkt. Meestal is dat geen probleem, omdat de bug's pas optreden als men al lang over de limieten van de CPU heen is. Kan men CPU dan niet foutloos ontwerpen? Overal zitten beperkingen op, zo is de wereld nu eenmaal. Veel programmeurs moeten ook afwegingen maken, dingen die nooit zullen voorkomen, daar moeten ze geen rekening ee houden. Eveneens geld van ingenieurs. Bij het ontwerp van spaceshuttle worden ook 1000den compromien gemaakt, ivm kosten/gewicht/veilighied.CPU desingers doen niet anders.


TLB bug inderdaad

[Reactie gewijzigd door g4wx3]

Foutje zie ik nu, bedoelde 200MHz ipv 100MHz. Maar dan nog is het schrikbarend.

9500 en 9600 @ 95W
9700 @ 125W
9900 @ 140W

Verder is het TDP idd niet wat ze verbruiken, maar bedenk wel dat Pin = Puit. Wat je er aan energie instopt zal er ook weer ergens uit moeten. Bij een CPU is dit voornamelijk alleen warmte. Dus het zegt wel degelijk iets over het verbruik en de grenzen van een CPU.

Tuurlijk wel. Dit argument is zo obsolete -.-
Frequenties kun je niet vergelijken - daar heb je gelijk in. Maar van een en dezelfde chip zeggen dat deze sneller is bij een hogere frequentie, dat is toch logisch?
Voor dezelfde reden heeft arjan de 400Mhz verlaging ook genoemd - AMD doet het clock voor clock wel goed, de 2.2Ghz Phenom doet het beter dan een Intel Quad op dezelfde snelheid, maar om de snelste Intels te verslaan hebben ze gewoon hogere clocks nodig met minder verbruik. De Q6850 is veel sneller dan de Phenom 9600, en dat is een cpu die al maanden op de markt is.

OC is dat wel zo interessant? Dit word gedaan door een zeer beperkte groep?

De markt voor OC is welliswaar klein, maar het is vaak wel een goede indicatie van de schaalbaarheid van een CPU. En die overklokkers werken vaak weer bij bedrijven, en spelen daar een rol in het aankoop proces. Welliswaar worden die dingen natuurlijk niet overklokt, maar hoe beter een cpu family schaalt, hoe beter die ontvangen zal worden in die sector. (het is namelijk ook een indicatie van stabiliteit als het ding bij forse tweaking nog steeds stabiel runt)

DURON

CELERONS 300A kon ook stevig OC
AMD roelde wel (van toen tot het einde van de P4)
De Pentium II van intel walste over AMD heen, toen zijn nog een K6 hadden

Toen de Athlon kwam was het gedaan met intel PII spelletjes, de Athlon schaalde onvoorzien goed. Intel kreeg toen ook nog RAMBUS op zijn nek, waardoor intel duurder en trager was.
De 1GHz werd als eerst bereikt door AMD. Intel probeerde het ok, maar hun eerste versie was onstabiel, en trager. Inel is wel nog blijven doorgaan met de P!!! tot 1.4GHz.
De P!!! was maar een heel kleine voortuigang was tov de PII, een instructie meer en in een latere fase werd de cpu verkleint, waardoor cash op de cpu geplaatst kon worden.
Als reactie kwam intel met een P4, die trager was dan een P!!! op gelijke klok. maar later veel verder zou gaan klokken. (men wilde 10GHz bereiken) AMD ad nog altijd voorsprong. Slechts sinds het einde van de P4 zijn de rollen weer omgedraaid

[Reactie gewijzigd door g4wx3]

Ik heb het gevoel dat dit een fabel is. Er zitten nog steeds veel assemblage stappen tussen die ook geld kosten. Het voetje kost nog steeds geld en assemblage ook net zoveel als een 65nm. Daarbij moet er geld geïnvesteerd worden om naar het nieuwe procedé te gaan. Dus of het zoveel goedkoper is?

Die stappen in het bouwen van een CPU zijn de kleinste en minst belangrijke (nog steeds belangerijk natuurlijk). Het duurste van de hele bouw een CPU productielijn is de wafer bakken, doordat je 45nm iplv 65nm op een 300mm wafer bakt, kun je veel en veel hogere yields per wafer halen. En dat is nou net de belangerijkste in een processorlijn.

Er is iets niet goed met die proc die je nu kunt krijgen. Technolgisch is er iets ontworpen wat uitgezet moet worden en wat 10% performance kost. Zo simpel is het. Dus daarom vind ik het idee nog niet zo gek om een omruilcertificaat in het leven te roepen om de toekomstige stepping te bemachtigen die dat probleem niet meer heeft. Het waarborgd je investering en daarmee kun je klanten behouden.

Verder is de TLB zwaar overdreven. Voor zover we weten is de TLB bug 1 of 2x voorgekomen. In het AMD topic was er al een post van een bedrijf dat als eerste een aantal Barcelona's kreeg en die servers staan 24/7 aan, geen TLB bug tegengekomen.

Het is echt pure toeval en geluk of pech (van welke kant je hem wilt zien) dat er tijdens die ene review, onder de kans van <0,01% de TLB crash voorkwam. De kans is zo extreem klein (en echt onder lab omstandigheden zoals AMD al aangaf) dat de TLB bug langskomt. Als die reviewer niks had ontdekt zaten we aan de Phenom's en zat niemand hier te klagen.

Veredelde quads? Lijkt me niet, ze hebben een core minder. Tri-cores zijn gewoon quads waarvan 1 core is uitgezet omdat óf één van de vier cores niet naar behoren werkt óf de vraag naar tri-cores groter is dan naar quads.

Tricores zijn de cores op de rand van de Yield. Dit om zo meer procs uit een yield te halen. Er is niks veredeld aan. Tis puur een efficiency maatregel. Ik denk persoonlijk ook dat het effect van warmte negatief beinvloed word door een design keuze van 3. Ze zijn namelijk 2 hoog en 2 breed gezien vanaf links. Rechts boven mist ie er dan 1. Betekend dat de onderst core links het meest warm word. Deze word namelijk verwamt door de core erboven en rechts er langs. Door een of andere reden zie ik dat nu ook al bij een quad core. Daar zijn core 1 en 2 altijd warmer dan core 3 en 4 en daarmee bedoel ik niet tijdens opstarten maar ook na een 24 uur prime stable test.

Ik dacht dat bij 45 nm er sporen zijn van ca 5 molukulen breed. Dus is er wel rek tot 15nm bij gebruik makeing van silcium ? Denk dat de overstap naar een nieuwe halfgeleider dan nodig zal zijn met een kleinere molukuul grote.

maar AMD hoeft er bijna niks voor te doen behalve zorgen dat ze in de package passen.

intel moest er voor zorgen dat hun multi-socket systeem zou werken met single socket chipsets. daar zal de meeste tijd in zijn gaan zitten.

maar AMD zal eerst moeten zorgen dat ze 45nm goed onder de knie hebben, want dan pas zijn octo-cores goed te maken zonder dat het energie verbruik de pan uit rijst.

Maar ik dank dat AMD toch al HEEEL goed heeft gekeken naar de CPU's van intel, en zo een paar maanden kan versnellen.

Door te kijken naar een CPU kan je al heel veel informatie inwinnen, zo kon een professor ooit achterhalen dat intel al 64bit instructies had ingebouwd. Intel wilde eerste niet toezeggen, maar later kwam intel wel met de bekende EMT64 instructie.
Zo heeft men ook achterhaald, dat intel al heel lang HT-instucties aanboord had, maar omdat deze altijd uitstonden werd pas duidelijk wat dit stukje chip deed, nadat het idee werd gecommercileerd.

AMD heeft de kennis al, zelfs al met de K8. Jaren geleden heeft AMD hier al voorsprong gepakt met de HT-bus. Een Phenom X8 is niks meer dan 2 opterons op 1 socket, en ik gok dat AMD daar al mee aan het experimenteren is.

CPU 0 -- Memory Channel 0
|
| HT 3.0
|
CPU 1 -- Memory Channel 1

AMD heeft het hele ontwerp al in de CPU zitten om meerdere cores aan te sturen op exact dezelfde manier als bij de servers. Intel moest er voor zorgen dat ze de FSB zo verkregen dat deze naast de chipset ook met de andere "CPU" kon praten. En dat heeft ze moeite gekost. AMD had de tijd nodig voor hun Native dualcore ontwerp.

Dat is echt zo, sterker nog, de Athlon 64 K8 had dit al. Waarom denk je dat de Athlon 64 X2 gehakt maakte van de Pentium D? AMD kan gewoon gebruik maken van de Hypertransport link die ook bij servers wordt gebruikt.

Verder waren er een aantal jaren wel geruchtren dat AMD bezig was met een "reversed HT" waarmee meerdere cores voor 1 thread werden ingezet, helaas zien we hier niks van terug in de Phenom en ik gok dan ook dat dat niet mogelijk is.