Hoofdcategorieën

[RSS] Index » Nieuws » Core » Wetenschap » Matsushita en Renesas gaan 32nm-chips ontwikkelen

Matsushita en Renesas gaan 32nm-chips ontwikkelen

Door Pieter Molenaar, donderdag 17 januari 2008 16:11, views: 5.920

Elektronicafabrikant Matsushita Electric Industrial en chipfabrikant Renesas Technology gaan samen chips ontwikkelen en produceren op basis van 32nm-technologie.

Renesas Technologies logoDe opstartkosten van 32nm-procestechnlogie worden geschat tussen de 800 miljoen en 1,6 miljard dollar. Over de samenwerking werd al sinds juli vorig jaar gesproken toen Toshiba, NEC en Fujitsu bekendmaakten samen eigen 32nm-chips gaan ontwikkelen.

Matsushita produceert onder meer elektronica onder de Panasonic-vlag maar ook led's en transistors, terwijl Renesas naast geheugen en elektronicacomponenten, microcontrollers maakt zoals de Superh-chips. De SH4-chip werd nog gebruikt in de Sega Dreamcast.

Matsushita en Renesas werken momenteel al samen aan de productie van 45nm-chips en Matsushita heeft op 9 januari nog een investering bekendgemaakt van 95 miljard yen om zijn chipproductiefaciliteiten uit te breiden.

Volgende 16:28
Vorige 15:55

Categorieën

Tags

Gerelateerde artikelen

Reacties

Flat modeFlat mode Sorteer aflopendSorteer aflopend Moderatie FAQModfaq
Niveaufilter: -1 Ongewenst: 8 reacties zichtbaar80 Neutraal: 8 reacties zichtbaar8+1 Meerwaarde: 2 reacties zichtbaar2+2 Verplicht leesvoer: 0 reacties zichtbaar0

Door mmniet, donderdag 17 januari 2008 16:17

Score: 0
hoeveel is 95 miljard yen?

Door Dark Angel 58, vrijdag 18 januari 2008 15:52

Score: 0
als ik goed heb is het ongeveer 6 miljard euro.

Door AntiPasta, donderdag 17 januari 2008 16:28

Score: 1
Ah, de SuperH serie. Sega was hier inderdaad fan van, zo gebruikten ze ook de SH2 en SH1 in eerdere consoles. Ze zitten ook nog wel eens in netwerkapparatuur en (hele) oude PDA's en in allerlei vage embedded dingen als auto's.

De instructieset is in elk geval kunstig bedacht, met een instructielengte van slechts 16 bits (voor een 32bit CPU, nog voor THUMB uitkwam) en geoptimaliseerd om (gecompilede) C-code op te draaien. Zelf assembly schrijven deed in elk geval pijn aan mijn hoofd :P

Door Left, donderdag 17 januari 2008 16:31

Score: 0
Zelf assembly schrijven deed in elk geval pijn aan mijn hoofd
Je had er dan ook C op moeten schrijven ;)

Door Olaf van der Spek, donderdag 17 januari 2008 16:35

Score: 0
met een instructielengte van slechts 16 bits
Dat is kort. Hoe is het instructieformaat dan?

Door AntiPasta, donderdag 17 januari 2008 16:54

Score: 1
Door o.a. maar 16 GPRs te gebruiken en maar twee operands per instructie, ipv het voor RISC gebruikelijke drie. Oh en niet meer dan 8-bit constants en maar een flag (conditions gaan indirect, die flag wordt bijv. gezet door een soort "Compare for Greater or Equal"-instructie). Code stond vaak bol van PC-relative loads naar >8b constanten in een tabel. Zoals ik al zei, een merkwaardige instructie-architectuur :P

Op dit item kan niet meer gereageerd worden.

Volgende 16:28
Vorige 15:55
VNU Media logo Powered by True

© 1998 - 2008 Tweakers.net - Alle rechten voorbehouden

Uitgever van: