Dit is een direct resultaat van dat AMD ATI heeft overgenomen, in 2004 waren er al berichten van AMD,
nieuws: AMD gebruikt strained silicon voor 90nm-processors
De technologie die AMD gebruikt (
SSDOI) is trouwens ontwikkeld bij IBM.
De 1e versies van strained silicon bleken namelijk het nadeel te hebben dat de gaten (omgekeerde van een elektron) langzamer gingen bewegen, dit heeft IBM toen opgelost door alleen (plaatselijk) de negatieve gebieden op te rekken.
Het oprekken van het silicium word gedaan met behulp van een laagje materiaal op het silicum wat langzamer dan silicium imkrimpt als de temperatuur lager word. Dit laagje word aangebracht als de silicium schijf erg warm is, en word met behulp van litografie op de juiste plaatsen weg gehaald / aangebracht.
heeft er helemaal niks mee te maken.
ten eerste is de overnamen nog niet eens rond (het zijn nu nog gewoon 2 loss bedrijven in de dagenlijkse gang van zaken), en het implementeren van andermans technologie gaat nog jaren duren, en zeker voor zoiets ingrijpens als een productie process is gewoon veel tijd nodig.
ATI zal hier al veel langer mee bezig zijn als de overnamen van AMD op het programa staat.
strained silicon is niet iets wat je zomaar even toevoegt aan je productie process. dat kan gewoon niet.
de reden dat ATI er nu mee komt is omdat de foundry waar ATI zijn chips maakt dit process nu ondersteuned en ATI het ontwerp van hun chips erop heeft afgestemt.
"...en zeker voor zoiets ingrijpens als een productie process is gewoon veel tijd nodig."
Teveel The Inquirer gelezen? Armchair technologie expert?
Want daar is dus maar weinig van aan (en een hardnekkige mythe): het vraagt weinig moeite om productielijnen van dezelfde node met elkaar compatibel te maken. Iedereen gebruikt dezelfde dielectrica. De apparatuur komt van hetzelfde handvol fabrikanten. De silicium schijven eveneens enz enz.
In de praktijk komt het meestal op neer dat je een bepaalde GDS2 file (dat is de file met alle geometrische data) loslaat op een ander intelligente bewerker (indertijd was de Dracula) die (vb) bepaalde poly lijnen iets aanpast enz.
Een klein voorbeeld: The Inq beweerde onlangs nog dat je niet zomaar een TSMC chip door UMC kan laten produceren en dat je moet redesignen. Onzin dus. UMC garandeert voor een aantal processen zelfs compatibiliteit. Een chip waarvan ik projectleider was, werd tegelijkertijd door 3 verschillende fabrikanten geproduceerd en daar was geen redesign bij nodig.
De wetten van de fysica gelden voor iedereen.
![[RSS]](http://tweakimg.net/g/if/v2/icons/rss_small.png){kind=icon}
![[quick]](http://tweakimg.net/g/if/icons/world_link_cropped.png){kind=icon}
21:02
18:54
Door 
) van de nieuwe cores, mogen ze dat strained SI daar ook wel gebruiken.
