Intel werkt aan energiebewuste pipelines

Intel werkt aan een techniek om de prestaties van zijn toekomstige processors te verbeteren zonder daarbij meer warmte te genereren of een hogere kloksnelheid nodig te hebben. Het idee bouwt verder op het in de Pentium 4 geïntroduceerde trace cache, maar in plaats van de letterlijk naar microcode vertaalde instructies op te slaan en er verder niets mee te doen zal de processor deze actief gaan optimaliseren voor betere efficiëntie. Het concept is PARROT gedoopt: Power-Aware aRchitecture Running Optimized Traces. Tijdens het draaien van het programma houdt de processor bij welke code het meest gebruikt wordt. Hoe vaker bepaalde delen van het programma langskomen, hoe agressiever deze stukken herschreven worden om een maximaal resultaat te bereiken. Het volgende plaatje toont een boom van onderling afhankelijke instructies voor en na optimalisatie:

De reden dat niet alle code die aan de chip gevoerd wordt op dezelfde manier kan worden geoptimaliseerd is dat het vele honderen clockcycles kost om te doen, en het dus alleen echt nut heeft voor instructies die vaak genoeg gebruikt worden om de tijd die het kost om te optimaliseren terug te winnen. Ook kan het niet door een compiler gedaan worden, omdat deze van te voren niet kan voorspellen welke code veel gebruikt zal worden of op welke processor deze zal draaien. PARROT werkt nog een stap lager dan assembly en is dus echt een hardwarefeature.

Om deze technologie te implementeren wordt gebruikgemaakt van twee deels losgekoppelde pipelines. Deze zouden in theorie nog wel dezelfde rekeneenheden kunnen gebruiken, maar de manier waarop ze instructies gevoerd krijgen zal in ieder geval volledig anders zijn. De één voert "cold" instructies rechtstreeks uit het L1-cache uit, en is verantwoordelijk voor het herkennen van veel voorkomende patronen. Zodra een stuk programma eenmaal het stempel "hot" krijgt, wordt de gedecodeerde versie van deze instructies opgeslagen in het trace cache, waar de tweede pipeline zijn instructies vandaan haalt. Deze pipeline bevat tevens de optimizer en trace predictor om het maximale effect te bereiken.

Intel heeft verschillende simulaties gedraaid van theoretische processors met verschillende vormen van PARROT aan boord, die onderworpen werden aan bekende benchmarks zoals SPEC CPU en SysMark 2000. Hieruit is gebleken dat het gemiddeld aantal instructies dat per clockcycle wordt uitgevoerd dankzij de technologie stijgt met 17%, terwijl er maar 4% meer stroom wordt verbruikt. Wel neemt het aantal transistors in de core naar schatting met 30 tot 40% toe. Om een soortgelijke verhoging van IPC op de normale manier te verkrijgen zou het aantal transistors echter verdubbelen en het stroomverbruik maar liefst 70% omhoog gaan.

Of Intel PARROT daadwerkelijk gaat implementeren - en zo ja wanneer - is op dit moment nog onduidelijk. Er zijn echter vage aanwijzingen dat voor eind 2006 of begin 2007 geplande Merom-core voorzien zou kunnen zijn van de techniek. Dit is echter puur gebaseerd op het feit dat de processor die Intel beschrijft in zijn simulatie vier in plaats van de voor Pentium 4 gebruikelijke drie instructies per klokcycle kan overhandigen aan de pipeline. Dit geldt volgens eerdere geruchten ook voor Merom en zijn desktopbroeder Conroe.