Nieuwe Opteron-stepping verwacht met SSE3-instructies

Op de site van de Stanford-universiteit is een presentatie verschenen van Kevin McGrath van AMD over de AMD64-architectuur. In de presentatie, die bijna tachtig minuten duurt, wordt onder andere ingegaan op de ontwerpbeslissingen die AMD heeft genomen, hoe de AMD64-architectuur in elkaar steekt en wat de doelstellingen waren van de ontwerpers. Niet alleen wordt er achtergrondinformatie gegeven over de huidige architectuur, de presentatie geeft ons ook een blik op de plannen die AMD heeft voor de nabije toekomst.

Aan het eind van de presentatie, tussen minuut 56 en minuut 60, wordt gesproken over een nieuwe stepping van de huidige Athlon 64/Opteron-core. Om de prestaties van de chip te verbeteren lijkt AMD deels dezelfde keuzes gemaakt te hebben als Intel recent met de Prescott-processor. De nieuwe stepping voegt onder andere ondersteuning voor SSE3-instructies toe en het aantal write combining buffers wordt vergroot van twee naar vier. Verder krijgt de chip de beschikking over on-die thermal throttling en is de data prefetch logica aangepakt om beter te kunnen voorspellen welke data de processor nodig zal hebben. De data prefetch logica kan nu niet alleen vooruit kijken, maar ook achteruit.

Tevens moet de nieuwe stepping minder stroom gebruiken en hogere kloksnelheden kunnen halen. Dit is gedaan door te analyseren welke transistors deel uitmaken van de kritieke paden binnen de processor. Het kritieke pad bepaalt de maximale kloksnelheid die de processor kan halen waardoor het wenselijk is om hier snelle, maar energievretende transistors te gebruiken. Tevens zijn bepaalde stukken logica geherpositioneerd om zo hogere snelheden mogelijk te maken. Buiten de kritieke paden zijn juist meer langzamere transistors gebruikt die minder stroom lekken om zo minder energie te verbruiken. Verder is er gebruik gemaakt van "clock gating" om niet actieve delen van de processor automatisch uit te laten schakelen. Als laatste is het energiegebruik van de processor in de zogenaamde "halt" en "stopclock"-modes, die gebruikt worden wanneer de processor even niks hoeft te doen, verbeterd.

De laatste veranderingen die op de lijst staan zijn de geheugencontroller en een optimalisatie binnen de instructiedecoder. De nieuwe Opteron zal overweg kunnen met DDR400-geheugen in plaats van DDR333-geheugen en daarnaast is de geheugencontroller iets efficiënter. De laatste verbetering is het vervangen van de LEA-instructie door een snellere ADD-instructie in de instructiedecoder indien mogelijk waardoor de berekening in één plaats van twee kloktikken gedaan kan worden.

Wanneer we de nieuwe stepping op de markt zullen zien verschijnen is niet helemaal duidelijk. Gezien het grote aantal veranderingen in de nieuwe stepping lijkt het logisch dat het hier gaat over de 'Athens', 'Troy' en 'Venus' Opteron-cores die geïntroduceerd zullen worden in de tweede helft van 2004. Deze cores zijn echter gebakken op 90nm en zouden volgende de geruchten uitgerust zijn met ondersteuning voor DDR2-geheugen. Hier wordt echter met geen woord gerept in de presentatie waardoor het ook niet ondenkbaar is dat de hierboven besproken stepping eerder het daglicht zal zien.