Speculaties over features Intel's Prescott

In de nieuwsberichten van Ace's Hardware zijn enkele geruchten over de opvolger van de huidige P4-core verschenen. De chip, nu nog bekend onder de codenaam Prescott, zal vermoedelijk in het derde kwartaal gepresenteerd worden en op basis van een 90-nanometerprocédé worden gefabriceerd. De meest opvallende wijzigingen ten opzichte van de huidige Pentium 4 zouden bestaan uit de introductie van SSE3, de uitbreiding van de L2-cache tot 1MB en de aanwezigheid van een verbeterde versie van HyperThreading.

Naast deze veelgenoemde features zijn er geruchten over het vergroten van de L1-cache, die momenteel slechts 8kB groot is. Gesproken wordt over 32kB. Tenslotte wordt er gefluisterd over aanpassingen aan de trace cache, die van twee naar drie micro-ops per kloktik zou moeten gaan. Bij al deze verhalen die de ronde doen moet echter rekening worden gehouden met een uitspraak van een van Intels ontwerpers, die aangaf dat niet Prescott maar de later te verschijnen Nehalem grote vernieuwingen zal bevatten:

However, before we expect too much architectural changes from the Prescott, I like to remind this comment of Doug Carmean, Intel's principal architect of the Intel Architecture group (which worked on the Pentium 4):

"I had about a one or two-quarter stay on a project called Prescott, which was a follow-on to Willamette. It was basically doing some performance enhancements and taking it to the next generation process. Within the last year, I've been leading the architecture team that's defining the next all new processor, a processor called Nehalem, and that's been the focus for the last year. "

So basically we should expect the more "impressive" architectural changes will be implemented in Nehalem (2004-2005).