Silicon-on-Insulator technologie uitgelegd

Bij de engelse WildAndyC vinden we een prettig beknopte PYAITK over de Sillicon-on-Insulator technologie die o.a. AMD wil gaan gebruiken voor de fabricage van hun toekomstige processoren. Eenvoudig en kort wordt uitgelegd wat deze techniek nu is en wat deze zou kunnen betekenen voor de snelheid van de chips in de toekomst.

The idea is this - if you can put the individual switches onto an oxide insulator that will not allow heat to travel through to the silicon substrate and thus keep the switch seperate from the substrate, the switch will require less power to run, will emit less heat and thus be able to run faster. If you pick up on my little bit of information earlier that stated that IBM were making processors and logics at 0.22µ, you'll now see that that thickness of wafer using SOI will probably produce components running fatser than bulk CMOS at 0.18µ.

Met dank aan Crack voor de tip.